BD8105FV
技术说明
- 输入
Signal的时序图
T
CK
CLK
50%
T
长实
T
SEST SEHD
T
T
CKL
SERIN
50%
T
LADZ
T
LAH
T
SEW
LATCH
50%
Fig.16
- 输入
SIGNAL’S TIMING RULE（Ta=-40½105℃ Vcc=4.5½5.5V）
参数
CLK周期
CLK高脉冲宽度
CLK低脉冲宽度
SERIN高和低脉冲宽度
之前， CLK上升SERIN建立时间
CLK倒台后SERIN保持时间
LATCH高脉冲时间
最后CLK上升到LATCH崛起
符号
TCK
tCKH
TCKL
tSEW
TSEST
TSEHD
tLAH
tLADZ
民
1000
480
480
980
150
150
480
250
单位
ns
ns
ns
ns
ns
ns
ns
ns
www.rohm.com
2009 ROHM有限公司保留所有权利。
8/12
2009.07 - Rev.B的
