QLx4600-S30
引脚表1说明，可以用来设置均衡提升水平
引脚名称
DI
针
数
16
描述
串行数据输入端， CMOS逻辑电路。输入为串行数据流进行编程的内部寄存器控制
升压所有四个均衡器。用时钟（ CLK ）上销46覆盖升压同步
设置建立在CP控制引脚。内部下拉。
串行数据输出， CMOS逻辑电路。的内部寄存器控制该升压所有四个输出
均衡器。与时钟同步引脚46相当于串行数据输入DI上，但延迟
21个时钟周期。
控制引脚用于设置均衡器3. CMOS逻辑输入。引脚的读取一个3位数字来设置
提高水平。 A是最高位，和C为LSB 。引脚通过一个25kΩ的电阻下拉。
控制引脚用于设置均衡器4. CMOS逻辑输入。引脚的读取一个3位数字来设置
提高水平。 A是最高位，和C为LSB 。引脚通过一个25kΩ的电阻下拉。
升压级控制方式输入， CMOS逻辑。允许内部寄存器的串行编程
通过DI引脚， ENB和CLK设置为高电平时。将所有内部寄存器为零，并使用升压
水平由CP引脚为低时进行设置。如果不使用串行编程时，此引脚应接地。
控制引脚用于设置均衡器2 CMOS逻辑输入。引脚的读取一个3位数字来设置
提高水平。 A是最高位，和C为LSB 。引脚通过一个25kΩ的电阻下拉。
控制引脚用于设置均衡器1 CMOS逻辑输入。引脚的读取一个3位数字来设置
提高水平。 A是最高位，和C为LSB 。引脚通过一个25kΩ的电阻下拉。
串行数据使能（低电平） ， CMOS逻辑电路。内部寄存器可以与DI和CLK编程
销仅当ENB引脚为“低” 。内部下拉。
串行数据时钟， CMOS逻辑电路。和DO引脚同步时钟对DI串行数据。数据DI是
锁存时钟上升沿。时钟速度推荐为10MHz至20MHz的之间。
内部下拉。
DO
17
CP3[A,B,C]
CP4[A,B,C]
模式
18, 19, 20
21, 22, 23
24
CP2[C,B,A]
CP1[C,B,A]
ENB
CLK
39, 40, 41
42, 43, 44
45
46
升压设置均衡器通道。K可被理解为
跨越CP三位数三元号[ k]的[ A，B ， C] 。该
三元值由电阻器的值确定
V之间
DD
和CP [ k]的[ A，B ， C]引脚。
作为第二选项，所述均衡升压设置可以
从一组寄存器通过一个编程的取
串行总线接口（引脚16，17， 45 ，和46）。使用这种
接口，一组寄存器被编程来存储
提高水平。共有21个寄存器。寄存器2
至21的解析成4个5比特的字。每个5比特
字确定其中32升压水平以用于
相应的均衡器。注册1指示
QLx4600 - S30中使用的寄存器2至21 ，设置
提高水平，而不是控制引脚CP [ k]的[ A，B ， C] 。
两个方案各有比较优势。控制
引脚选项，最大限度地减少了所需的外部控制器，
升压级可以在电路板设计导致设置
紧凑的布局。该寄存器的选择更加灵活
在最佳水平的提升将是未知的情况下，
并且可以通过主机总线适配器以小被改变
销的数量。应该注意的是串行总线接口
也可以进行菊花链式连接在多个QLx4600 -S30
设备甚至提供一个紧凑的可编程解决方案
当大量的数据线必须被均衡。
上电时，所有寄存器的默认值（和
寄存器1中的特定）为零，并且因此，在CP引脚
用于设置该升高级。这允许备用
解释上设置提升等级。具体地，所述
CP引脚定义默认级别提升至寄存器
是（如果有的话）通过串行总线进行编程。
表2.映射关系CP设定电阻
与PROGAMMED BOOST水平
电阻CP之间的引脚和V
DD
CP [ A]
开放
开放
开放
开放
开放
开放
开放
开放
开放
0Ω
0Ω
0Ω
0Ω
0Ω
0Ω
0Ω
0Ω
0Ω
CP的[B]
开放
开放
开放
25kΩ
25kΩ
25kΩ
0Ω
0Ω
0Ω
开放
开放
开放
25kΩ
25kΩ
25kΩ
0Ω
0Ω
0Ω
CP [C]
开放
25kΩ
0Ω
开放
25kΩ
0Ω
开放
25kΩ
0Ω
开放
25kΩ
0Ω
开放
25kΩ
0Ω
开放
25kΩ
0Ω
串行
提升水平
0
2
4
6
8
10
12
14
15
16
17
19
21
23
24
26
28
31
14
FN6979.1
二零零九年十一月十九日
