位置：首页 > IC型号导航 > 首字符O型号页 > 首字符O的型号第180页 > OMAPL138AZWT3 > OMAPL138AZWT3 PDF资料 > OMAPL138AZWT3 PDF资料1第35页
OMAP- L138低功耗应用处理器
www.ti.com
SPRS586A - 2009年6月 - 修订2009年8月
3.9.6
DDR2控制器（ DDR2 ）
表3-9 。 DDR2控制器（ DDR2 ）端子功能
信号
名字
号
W10
U11
V10
U10
T12
T10
T11
T13
W11
W12
V12
V13
U13
V14
U14
U15
T5
V4
T4
W4
T6
U4
U6
W5
V5
U5
V6
W6
T7
U7
W8
W7
V7
T8
W9
U9
V9
W13
R10
TYPE
(1)
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
拉
(2)
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
DDR2的时钟（正）
DDR2的时钟（负）
DDR2时钟使能
DDR2写使能
DDR2行地址选通
DDR2的列地址选通信
DDR2芯片选择
DDR2数据屏蔽输出
DDR2的行/列地址
DDR2 SDRAM数据总线
IPD
描述
DDR_D[15]
DDR_D[14]
DDR_D[13]
DDR_D[12]
DDR_D[11]
DDR_D[10]
DDR_D[9]
DDR_D[8]
DDR_D[7]
DDR_D[6]
DDR_D[5]
DDR_D[4]
DDR_D[3]
DDR_D[2]
DDR_D[1]
DDR_D[0]
DDR_A[13]
DDR_A[12]
DDR_A[11]
DDR_A[10]
DDR_A[9]
DDR_A[8]
DDR_A[7]
DDR_A[6]
DDR_A[5]
DDR_A[4]
DDR_A[3]
DDR_A[2]
DDR_A[1]
DDR_A[0]
DDR_CLKP
DDR_CLKN
DDR_CKE
DDR_WE
DDR_RAS
DDR_CAS
DDR_CS
DDR_DQM[0]
DDR_DQM[1]
(1)
(2)
I =输入， O =输出， I / O =双向，Z =高阻抗， PWR =电源电压， GND =接地，A =模拟信号。
注意：
所示的销型指的引脚功能的输入，输出或高阻抗状态时，配置为在信号名
以粗体突出显示。所有复用信号可能进入高阻抗状态，当配置的功能仅为输入或配置的
功能支持高Z操作。所有GPIO信号可以被用作输入或输出。对于复用引脚功能的地方有不同的
类型（即，输入与输出） ，本表反映的是特定的外设引脚功能方向发展。
IPD =内部下拉电阻; IPU =内部上拉电阻; CP [ N] =可配置的上拉/下拉（其中
n
是针组）使用
在PUPDENA和PUPDSEL寄存器中的系统模块。
设备概述
35
提交文档反馈
产品预览
