介绍

www.ti.com

1

介绍

在双电压的体系结构，电源的协调管理是必要的，以避免潜在的

问题和确保可靠的性能。电源设计人员必须考虑的时序和电压

在上电和掉电核心和输入/输出（ I / O）电压电源之间的差异

操作。

测序是指在顺序，定时和微分，其中两个电源电压被加电并

下来。设计时没有正确的顺序的系统可能存在风险的两类故障。第一

这些代表的双电压设备的长期可靠性的威胁，而第二个是

更直接的，具有破坏性的接口电路中的处理器或系统设备的可能性

如存储器，逻辑电路或数据转换器的集成电路（IC）。

不当电源排序的另一个潜在的问题是总线争用。总线争用

条件时，所述处理器和其它设备都试图功率期间控制双向总线

了。总线争也可能会影响I / O的可靠性。电源设计人员必须检查的要求

对于总线争用单个设备。

上电顺序为OMAP -L138 ， TMS320C6742 ， TMS320C6746 ， TMS320C6748和有

所示

表1中。

只要没有特定的电压上升斜率需要任何电源为3.3 V电压轨

从来没有超过2 V.超过1.8 V电压轨

2

电源要求

功率要求被作为指定

表1中。

表1.电源要求

引脚名称

I / O

CORE

I / O

RTC_CVDD

CVDD

(4)

RVDD ， PLL0_VDDA ，

PLL1_VDDA ， SATA_VDD ，

USB_CVDD ， USB0_VDDA12

USB0_VDDA18 ， USB1_VDDA18 ，

DDR_DVDD18 ， SATA_VDDR ，

DVDD18

USB0_VDDA33 ， USB1_VDDA33

DVDD3318_A ， DVDD3318_B ，

DVDD3318_C

电压

(V)

1.2

1 / 1.1 / 1.2

1.2

(1) (2)

IMAX

（MA ）

1

600

200

公差

–25%, +10%

–9.75%, +10%

–5%, +10%

测序

订单

1

(3)

2

3

定时

延迟

I / O

1.8

180

±5%

4

I / O

I / O

(1)

3.3

1.8 / 3.3

24

50 / 90

(5)

±5%

±5%

5

4/5

(2)

(3)

(4)

(5)

如果1.8 -V LVCMOS时，电源轨与1.8 V轨。如果3.3 -V LVCMOS时，其启动与ANALOG33轨

(VDDA33_USB0/1).

没有特定的电压上升速率所需的任何物资LVCMOS33 （ USB0_VDDA33 ， USB1_VDDA33 ）如果STATIC18

（ USB0_VDDA18 ， USB1_VDDA18 ， DDR_DVDD18 ， SATA_VDDR ， DVDD18 ）不会超过200多伏。

如果RTC未使用/保留在一个单独的电源，它可以被包括在STATIC12 （固定1.2 Ⅴ）基团。

如果使用CVDD在固定1.2V，所有1.2 -V的铁轨可以进行组合。

如果DVDD3318_A ，B和C分别独立地提供动力，最大功率为每个轨道是1/3以上的最大功率。

2

中等集成电源解决方案使用双DC / DC转换器和一个LDO

版权所有2009-2010，德州仪器

SLVA343A - 2009年6月 - 修订2010年5月