AMIS30585
详细描述BLOCKS
接收器路径说明
该模拟信号从线路接口芯片来是
低通滤波的，以避免出现混叠
转换。然后该信号的电平自动
适于通过一个自动增益控制（AGC）块。这
操作最大化输入的动态范围
信号。然后该信号被转换为它的数字
采用Σ-Δ调制表示。从这时起，
数据的处理是在数字方式进行。通过使用
专用硬件，一个直接正交解调是
进行。解调后的基带信号然后
低通滤波，以减小鼻和拒绝该图像
频谱。
发射路径说明
IO的处理进行了优化。对于大多数的指令，所述
机能够执行每个时钟周期一条指令。
微控制器包含必要的硬件，以
执行中断机制，定时器，并能
执行字节乘上一个指令周期。该
微控制器被编程，以便处理物理层
（芯片同步） ，则MAC 。该程序被存储在
一个蒙面ROM 。在RAM中包含了必要的空间
存储工作数据。后端接口完成
通过SPI模块。这个后端用于数据
与应用程序的硬件传输（集线器，
功率计等）和调制解调器的定义
配置。
时钟和控制
对于音调的产生，直接数字频率合成器
该正弦波的频率被控制下执行
的微处理器。一个信号调节步骤后，一个
数字到模拟的转换。作为用于接收
路径，一个Σ-Δ调制技术被使用。在
模拟域，该信号被低通滤波，以
去除高频量化噪声，并传递给
自动电平控制器（ACL）的块，其中，所述电平
所发射的信号的可调节。确定
的信号电平是通过感测电路完成的。
通信控制器
通信信道是由一个控制
嵌入式微控制器。处理器采用了ARM
精简指令集计算机（RISC）体系结构
REF_OUT
Rx_out
根据IEC标准中，帧数据是
在电源电压的零交叉传送。在
命令到在零交叉恢复信息，一个零
横跨检测市电的进行。一
锁相环（PLL）结构中使用，以允许
一个更可靠的重建同步的。这
PLL允许，以及更安全的实施
“重信用”功能（也被称为合唱
传输）。时钟发生器利用了一个精确
石英晶体振荡器的主人。该时钟信号随后得到
通过使用编程的划分方案的。支持
电路也包含在该块。支持电路
包括必要的块提供的参考文献
电压为AD和DA转换器，偏置电流
和电源感测单元，以产生正确的断电
和启动条件。
1
M50HZ_IN
IO0
TDO
TDI
TCK
TMS
TRSTB
28
TX_ENB
TEST
RESB
IO1
BR0
BR1
IO2
TX_DATA
PRE_SLOT
VSS
XIN
XOUT
VDD
TXD
图2引脚输出AMIS- 30585的
http://onsemi.com
3
RXD
TX_OUT
ALC_IN
RX_IN
VDDA
VSSA
