系统概述
在Triscend的A7S配置系统级芯片（的CSoC ）设备是一个完整的，高
性能的用户可编程系统。该A7S包含
#
一个嵌入式32位ARM7TDMI RISC处理器
#
下一代嵌入式可编程逻辑架构，处理器优化
和总线接口
#
一个高性能的32位内部总线，支持高达每秒峰值455Mbytes
传输速率
#
内部暂存器SRAM存储器和一个分开的8K字节的高速缓存的16K字节。
ARM7TDMI的是一个通用的32位RISC微处理器支持的COM
完整的ARM 32位指令集和简化的16位指令集，被称为
拇指。 ARM7TDMI处理器具有以下优点：
#
高性能为非常低的功耗和价格
#
使用Thumb指令集卓越的代码密度
#
低延迟中断响应
与高速缓存，暂存RAM ARM7TDMI处理器系统
该处理器搭配一个8KB的统一代码/数据缓存和16K字节（ 4Kx32 ）
暂存器RAM用于存储时序关键代码或数据。暂存器结束访问
在配置系统互联（ CSI）其他CSI总线主控器，主要用于公交车
DMA传输。 ARM处理器集成与其他系统组件和
配置系统逻辑（ CSL）矩阵，以提供一个完整配置的系统，如IL-
lustrated在
图1 。
下一代嵌入式可编程逻辑架构
嵌入式SRAM为基础的可配置系统逻辑（ CSL）矩阵提供全面， easy-
使用的系统定制。高性能的可编程逻辑架构
由CSL细胞的高度互连矩阵。矩阵亲内的资源
韦迪无缝访问，并从内部的CSI总线。每个CSL细胞进行各种
潜在的功能，包括组合和时序逻辑。该组合por-
化进行布尔逻辑运算，算术运算，记忆。顺序
元件独立地或串联与组合功能执行。的丰度
dant可编程的输入/输出块（的PIO ）之间提供一个高度灵活的接口
外部的功能和内部系统总线或配置的系统的逻辑。每个PIO OF-
FERS先进的I / O功能，包括可选择的输出驱动电流，可选的输入滞回
teresis ，并在掉电模式可编程的低功耗功能。
内部，高性能总线
高性能的内部系统总线，称为可配置系统互连
（CSI）巴士─互连的嵌入式处理器，其外围设备，并在CSL矩阵
为60MHz的最大速度。公交车同时提供32位的读取数据， 32
写数据，和一个32位地址的比特。多总线主人仲裁总线访问。
潜在总线主控器包括ARM7TDMI处理器，读写渠道
所有四个DMA通道和JTAG接口。 CSL为基础的设备成为CSI总线
使用DMA服务的主人。在CSI总线和局部总线CPU下面的小恩
典格式。
TCH305-0001-002
3
如有变更，
