2006年9月
修订版0.5
应用信息
时钟迹线必须用串联或并联终止被终止，如通常进行。
PCS2I2310ANZ
Rs
CPUCLK
BUF_IN
Rs
SDRAMX
SDATA
SCLK
V
DD
SDATA
C
t
SCLK
V
DD
CD =去耦电容
V
SS
克拉=可选的EMI降低电容器
卢比=系列终端电阻
x = 010
CD = 0.1μ F
PCS2I2310ANZ
SSOP 28
摘要
表面贴装，低ESR的陶瓷电容应该用于过滤。典型地，这些电容具有的值
0.1μF 。在某些情况下，更小的值的电容器，可能需要。
串联端接电阻器的值满足下式，其中RTRACE是加载的特性
迹线的阻抗，溃败是缓冲液（通常为25Ω ）的输出阻抗，并且RSERIES是串联端接
电阻器。
RSERIES > RTRACE - 溃败
脚印必须奠定了可选的EMI降低电容，应尽可能靠近终端
电阻器在物理上是可能的。这些电容的典型值范围为4.7pF到22pF的。
铁氧体磁珠可用于隔离板V
DD
来自时钟发生器V
DD
岛上。确保铁氧体磁珠
提供大于50Ω阻抗的时钟频率下负载的DC条件。
如果一个铁氧体磁珠时，一个10μF ， 22μF的钽旁路电容应放置在靠近铁氧体磁珠。这
电容可以防止电源电压下降时电流浪涌。
3.3V的SDRAM缓冲区用于移动PC与4 SO- DIMM内存模块
注意：本文档中的信息如有更改，恕不另行通知。
8 12
