CY2509/10
1
AGND
VDD
Q0
Q1
CLK
24
AVDD
23
VDD
22
Q9
21
20
V
DD
0.1
F
2
3
4
5
6
7
8
9
0.1
F
FB
3.3V
0.1
F
10
F
VDD
10
F
FB
CY2510
Q2
GND
GND
Q3
Q4
VDD
OE
Q8
GND
19
GND
18
Q7
Q6
Q5
17
16
15
V
DD
0.1
F
10
11
12
VDD
14
FBIN
13
FBOUT
0.1
F
V
DD
图1.原理图
流传意识到
许多系统现在正在设计利用一种叫做技术
扩展频谱频率时序发生。赛普拉斯
一直SSFTG发展的先驱之一，我们
设计这个产品，以免过滤掉蔓延
参考输入的光谱特征，假设它的存在。
当一个零延迟缓冲器的目的不是通过频谱扩展
设有通，其结果是一个显著量的跟踪
偏斜可能会导致在系统中的问题，需要
同步。
有关扩频时钟技术的详细信息，
请参阅赛普拉斯应用笔记题为“ EMI
与扩频频抑制技术
定时发生器（ SSFTG ）芯片。 “
如果期望以添加一个小的延迟，或稍先于
输入信号，这也可能受到影响或者使
跟踪到FBIN引脚短一点或比长一点
走线的设备提供时钟。
插入在反馈路径中其它设备
另一个不错的功能可由于外部反馈
同步信号，将其从信号到来的能力
其他一些设备。这种实现可以适用于任何
设备专用集成电路（ASIC ，多输出时钟缓冲器/驱动器等），其是
投入的反馈路径。
指
图2中，
如果ASIC /缓冲器的痕迹
和时钟信号（多个） （ A）的目标的长度相等
到缓冲器和FBIN端子，所述信号之间的迹
在目的地的设备将在同一驱动为高电平
时间提供给ZDB参考时钟变为高电平。
同步ZDB的其它输出到输出形式
中，ASIC /缓冲器是更复杂但如任何传播
延迟的ASIC /缓冲器必须考虑。
参考
信号
反馈
输入
如何实现零延迟
通常，零延迟缓冲器（ ZDBs ）的使用，因为一
设计师想要提供的时钟信号的多个副本中
彼此同相。背后ZDBs的整个概念是，
在目的地芯片的信号都变为高电平的
同时输入到ZDB 。为了实现这一点，
布局必须补偿ZDB和之间的走线长度
的目标设备。的补偿方法进行说明
下文。
外部反馈是，允许该补偿的特点。
因为在ZDB锁相环将使反馈信号是
的相位与基准信号。当铺设了板，
匹配被用于输出之间的走线长度
反馈和FBIN输入到PLL。
零
延迟
卜FF器
ASIC /
卜FF器
A
在反馈路径图2. 6种输出缓冲器
文件编号： 38-07230牧师* C
第3页6
