CY7C1422JV18 ， CY7C1429JV18
CY7C1423JV18 ， CY7C1424JV18
引脚德网络nitions
引脚名称
D
[x:0]
I / O
引脚说明
输入 -
数据输入信号。
采样的K和K时钟在有效的写操作的上升沿。
CY7C1422JV18 - D
[7:0]
同步
CY7C1429JV18 - D
[8:0]
CY7C1423JV18 - D
[17:0]
CY7C1424JV18 - D
[35:0]
输入 -
同步加载。
该输入为低电平时，总线周期序列定义。这个定义
同步包括地址和读/写方向。所有交易在一阵2数据（一个时钟周期操作
总线活动的） 。
半字节写选择0,1
低电平有效（ CY7C1422JV18只） 。
采样在K的上升沿
而在写操作K时钟。用于选择高半字节中的写入设备
的写操作的当前部分。不写半字节保持不变。
NWS
0
控件D
[3:0]
和NWS
1
控件D
[7:4]
.
所有四位写选择采样的相同沿的数据。取消一个半字节写选择
忽略数据的对应的半字节，并且不写入到器件中。
输入 -
字节写选择0 ， 1 ， 2 ， 3
低电平有效。
采样的K和K时钟在上升边缘
同步写操作。用于选择哪个字节写入当前部分中写入设备
操作。不写入的字节保持不变。
CY7C1429JV18
BWS
0
控件D
[8:0]
CY7C1423JV18
BWS
0
控件D
[8:0]
， BWS
1
控件D
[17:9]
.
CY7C1424JV18
BWS
0
控件D
[8:0]
， BWS
1
控件D
[17:9]
， BWS
2
控件D
[26:18]
和BWS
3
控制
D
[35:27].
所有的字节写选择采样的相同沿的数据。取消选择一个字节写选择
忽略数据的对应字节，并且不写入到器件中。
输入 -
地址输入。
在有源读写操作采样在K时钟的上升沿。这些
同步地址输入复用于读取和写入操作。在内部，该设备被组织成
4M ×8的CY7C1422JV18 ， 4M ×9 （每一个2M ×8 2数组） CY7C1429JV18 （每个2M ×9 2阵列） ，
2M x要CY7C1423JV18 18 （每1M ×18 2阵列） ，以及1M ×36 （ 2的每一个512K ×36矩阵）
CY7C1424JV18 。因此，只需要21个地址输入访问的整个存储器阵列
CY7C1422JV18和CY7C1429JV18 ， 20个地址输入， CY7C1423JV18和19的地址输入，
CY7C1424JV18 。当相应的端口被取消，这些输入将被忽略。
输出 -
数据的输出信号。
在读操作期间，这些引脚输出所请求的数据。有效数据是
同步驱动输出都C和C的时钟的上升沿在读操作期间，或K和K时，在单
时钟模式。当读取端口被取消，Q
[x:0]
自动为三态的。
CY7C1422JV18
Q
[7:0]
CY7C1429JV18
Q
[8:0]
CY7C1423JV18
Q
[17:0]
CY7C1424JV18
Q
[35:0]
输入 -
同步读/写输入。
当LD为低时，该输入指定的访问类型（读时
同步R / W为高电平，写当R / W为低电平）加载地址。 R / W必须满足建立和保持时间
围绕K的边缘
输入时钟
正向输入时钟的输出数据。
C被结合使用C至时钟输出从读数据
该设备。 C和C一起使用，以纠偏各种设备的飞行时间在黑板上回
到控制器。看
应用实例
第9页了解更多详情。
负输入时钟的输出数据。
C被结合使用C至时钟输出从读数据
该设备。 C和C一起使用，以纠偏各种设备的飞行时间在黑板上回
到控制器。看
应用实例
第9页了解更多详情。
正向输入时钟输入。
的K上升沿用于捕获同步输入到装置
并推动了通过Q数据
[x:0]
在单时钟模式下。所有访问都在上升开始
K的边缘
负输入时钟输入。
K被用于捕获同步的输入被提供给该装置，并
开车出的数据通过Q
[x:0]
在单时钟模式下。
LD
NWS
0
,
NWS
1
BWS
0
,
BWS
1
,
BWS
2
,
BWS
3
A
Q
[x:0]
读/写
C
C
输入时钟
K
输入时钟
K
输入时钟
文件编号： 001-44699修订版* B
第28 6
[+ ]反馈
