位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第784页 > ADS62P28IRGC25 > ADS62P28IRGC25 PDF资料 > ADS62P28IRGC25 PDF资料1第10页
ADS62P49 / ADS62P29
ADS62P48 / ADS62P28
SLAS635A - 2009年4月 - 修订JUNE 2009.............................................................................................................................................................
www.ti.com
时序要求 - LVDS和CMOS模式
(1)
典型值是在25 ° C， AVDD = 3.3V ， DRVDD = 1.8V ，采样频率= 250 MSPS ，正弦波输入时钟， 1.5 Vpp的
时钟振幅，C
负载
= 5pF的
(2)
, R
负载
= 100
(3)
（除非另有说明） 。
MIN和MAX值在整个温度范围T
民
= -40°C至T
最大
= 85°C ， AVDD = 3.3V ， DRVDD = 1.7V至
1.9V
参数
t
a
t
j
孔径延迟
孔径延迟匹配
孔径抖动
时间到有效的数据来退出待机模式后，
唤醒时间
时间到有效数据出来的全球断电后
时间到有效数据停止并重新启动输入时钟后，
ADC延迟
(4)
DDR LVDS模式
(5)
t
su
t
h
t
PDI
t
延迟
时钟传播延迟
数据建立时间
数据保持时间
数据有效
(6)
到零交叉CLKOUTP的
过零CLKOUTP的数据变得无效
(6)
输入时钟下降沿跨接至输出时钟上升缘
CROSS -OVER
100 Msps的
≤
采样频率
≤
250 Msps的
TS = 1 /采样频率
在T的区别
延迟
两个设备之间的相同操作
温度和DRVDD电源电压
差分时钟的占空比（ CLKOUTP - CLKOUTM ）
100 Msps的
≤
采样频率
≤
250 Msps的
上升，从-100mV时测量到+ 100mV的
秋季从+ 100mV的测量时间为-100mV
1MSPS
≤
采样频率
≤
250 Msps的
上升，从-100mV时测量到+ 100mV的
秋季从+ 100mV的测量时间为-100mV
1 MSPS
≤
采样频率
≤
250 Msps的
时间到有效数据后，输出缓冲器被激活
0.55
0.55
0.9
0.95
ns
ns
在同一设备内的两个信道之间的
测试条件
民
0.7
典型值
1.2
±50
145
1
20
10
22
3
50
最大
1.7
单位
ns
ps
飞秒均方根
s
s
时钟
周期
时钟
周期
t
PDI
= 0.69 × TS + T
延迟
4.2
5.7
±500
52%
0.14
ns
7.2
ns
ps
t
延迟
SKEW
LVDS位时钟占空比
t
上升
,
t
秋天
t
CLKRISE
,
t
CLKFALL
t
OE
数据上升时间，
数据下降时间
输出时钟的上升时间，
输出时钟下降时间
输出缓冲器能以
数据延迟
输入时钟到数据延迟
数据有效时间
时钟传播延迟
0.14
100
ns
ns
并行CMOS模式
(7)
在FS = 210 MSPS
t
开始
t
DV
t
PDI
t
延迟
输入时钟下降沿跨接启动数据有效的
(8)
有效数据的时间间隔
(8)
2.5
1.7
2.7
t
PDI
= 0.28 × TS + T
延迟
5.5
7.0
43%
1.2
8.5
ns
ns
输入时钟下降沿跨接至输出时钟上升缘
CROSS -OVER
100 Msps的
≤
采样频率
≤
150 MSPS
TS = 1 /采样频率
输出时钟CLKOUT的占空比
100 Msps的
≤
采样频率
≤
150 MSPS
上升，从20％的测量时间，以80％ DRVDD的
秋季从80％测量时间DRVDD 20％
1
≤
采样频率
≤
210 MSPS
上升，从20％的测量时间，以80％ DRVDD的
秋季从80％测量时间DRVDD 20％
1
≤
采样频率
≤
150 MSPS
ns
输出时钟占空比
t
上升
,
t
秋天
t
CLKRISE
,
t
CLKFALL
数据上升时间，
数据下降时间
输出时钟的上升时间，
输出时钟下降时间
ns
0.8
ns
(1)
(2)
(3)
(4)
(5)
(6)
(7)
(8)
10
都确保了设计和特性的时序参数和生产中测试
C
负载
为每个输出端子和地之间的有效外部单端的负载电容
R
负载
是LVDS的输出对之间的差是负载电阻。
在较高的频率， tPDI大于一个时钟周期和总体等待时间= ADC延迟+1 。
测量完成后用100Ω特征阻抗的设备和负载之间的传输线。建立和保持
时间的规范考虑抖动对输出数据和时钟的效果。
数据有效是指+ 100.0mV逻辑高， -100.0mV的逻辑低电平。
对于Fs> 150 MSPS ，建议使用外部时钟进行数据捕获和NOT装置的输出时钟信号（ CLKOUT） 。
数据有效指的是1.26V的逻辑高， 0.54V的逻辑低电平。
提交文档反馈
版权所有 2009年，德州仪器
产品文件夹链接（ S） ：
ADS62P49 / ADS62P29 ADS62P48 / ADS62P28
