位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第0页 > PIC12LCE519T-04/EP > PIC12LCE519T-04/EP PDF资料 > PIC12LCE519T-04/EP PDF资料1第27页
PIC12C5XX
6.1
Timer0使用外部时钟
当外部时钟输入用于Timer0时，它
必须满足一定的要求。外部时钟
要求是由于内部相位时钟（T
OSC
)
同步。此外，还有在实际的延迟
同步后递增定时器0的。
6.1.1
外部时钟同步
当使用预分频器时，外部时钟输入
通过异步脉冲计数器类型划分
预分频器使预分频器的输出是对称的。
对于外部时钟满足采样
要求，纹波计数器也必须考虑到
帐户。因此，有必要对T0CKI的
至少4T期
OSC
（以及一个小的RC延迟
40纳秒）的预分频值。唯一
对T0CKI高，低电平时间的要求是，他们
不违反最小脉冲宽度要求
10纳秒。请参考参数40，41和42
所需设备的电气连接特定的阳离子。
6.1.2
TIMER0递增延时
当不使用预分频器时，外部时钟输入
同为预分频器输出。同步
T0CKI与内部相位时钟是
通过采样预分频器输出的实现
内部相位时钟的Q2和Q4周期
（图6-4 ） 。因此，有必要对T0CKI的
高至少2T
OSC
（ 20 ns的和一个小的RC延时）
低至少2T
OSC
（以及一个小的RC延迟
20纳秒） 。是指的电气连接特定阳离子
所需的设备。
由于预分频器输出与同步
内部时钟，有从时间延迟小的
外部时钟边沿发生的时间定时器0
模块实际递增。图6-4显示了
从外部时钟边沿到定时器延时
递增。
6.1.3
OPTION寄存器EFFECT ON GP2 TRIS
如果选择寄存器设置为从引脚读TIMER0 ，
该端口被强制为输入而不管将TRIS的稳压
存器的设置。
图6-4：
TIMER0和外部时钟时序
Q1 Q2 Q3 Q4
Q1 Q2 Q3 Q4
Q1 Q2 Q3 Q4
Q1 Q2 Q3 Q4
小脉
取样失误
外部时钟输入或
预分频器的输出
(2)
(1)
外部时钟/预分频器
输出采样后
Timer0递增（ Q4）
Timer0
T0
T0 + 1
(3)
T0 + 2
注1 ：时钟输入到Timer0递增延迟有3Tosc到7Tosc 。 （中Q =两个Tosc时间） 。
因此，测量两个边缘之间的间隔Timer0输入错误=
±
4TOSC最大。
2 ：如果没有预分频器选择外部时钟，预分频器的输出并非如此。
3：箭头所指为采样时刻。
1999 Microchip的技术公司
DS40139E第27页
