2007年1月
PCS811/PCS812
修订版0.1
详细说明
如果发生掉电条件（ VCC跌落至低于复位
复位输出
P
在一个有效的复位状态将被激活。这些
P
监控电路断言复位，以防止代码执行
错误
中
电时，
掉电，
or
掉电
条件。
复位是保证是一个逻辑低电平
V
TH
>VCC>0.9V 。一旦VCC超过复位门限，
一个内部定时器保持复位低的复位超时
期;这个时间间隔后， RESET变为高电平。
手动复位输入
许多
P为主
产品需要手动复位功能，
使运营商，测试技术人员，或外部逻辑
电路对其进行复位。在MR逻辑低电平将产生复位。
复位将保持有效的复位超时活动
期间（t
RP
）后， MR返回高电平。该输入具有
内部20KΩ上拉电阻，所以可以浮动，如果它是
不使用。 MR可以驱动TTL或CMOS逻辑
水平，或漏极开路/集电极输出。另
另一种方法是从MR连接正常切换到GND
创建一个手动复位功能。连接一个0.1μF
从MR接地电容可以提供抗噪能力
好处
门槛
PCS811 / 812指定电压为5V ± 10％
3V ± 10％，是理想的使用5V ±5％或3V ±5％的系统
电源。复位保证后断言
电源掉下来监管，但权力之前
低于指定的最低工作电压
范围的系统的IC。预修剪阈值是
减少范围在其上的不希望的复位可
发生。
OF
HIGHLY
准确
RESET
阈值） ， RESET变低。任何时候， VCC低于
复位阈值，则内部定时器复位到零，并
RESET变低。 VCC后的内部定时器被激活
回到上面的复位门限， RESET和遗体
低的复位超时周期。
手动复位输入（MR ），也可以使系统复位。
PCS812具有高电平有效复位输出是
的PCS811的RESET output.PCS811的逆
RESET
输出。
防止噪音引起的MR或嘈杂的长电缆
环境。
应用信息
负向VCC瞬变
除了发出复位到
P
在上电期间，
掉电和掉电情况下， PCS811系列
到短持续时间的负向VCC的相对耐
短暂的。
确保有效复位输出降低到
VCC=0
当VCC低于0.9V ， PCS811 RESET输出无
再吸收电流;它成为一个开放电路。在这
情况下，高阻抗CMOS逻辑输入连接到
RESET可以漂移到不确定的电压。因此，
PCS811 / 812与CMOS是最适合大多数应用程序
VCC低于0.9V 。然而，在应用中，复位
必须有效降低到0V ，加入了下拉电阻，以
复位引起的任何漏电流流到地面，
持RESET低。
接口至
P
双向复位
引脚
Δps值
双向复位引脚可与抗衡
PCS811 / 812复位输出。如果PCS811 RESET输出
断言高，
P
要拉为低电平，
可能会出现不确定的逻辑电平。要纠正这种
的情况下，连接PCS811 RESET之间的电阻（或
PCS812复位）输出与
P
重设I / O 。缓冲
RESET输出到其它系统组件。
5-Pin
微处理器电压监控器，带有手动复位
注意：本文档中的信息如有更改，恕不另行通知。
3 8
