6.轮询电路和控制逻辑
接收机被设计为消耗小于1mA时，因感信号从一个相应
响应变送器。这是通过使用轮询电路来实现的。该电路采用信号
路径定时的时间很短。在此期间，位校验逻辑验证的存在下
有效的发射机信号。仅当检测到有效信号，所述接收器保持激活和反
FERS该数据到连接的微控制器。如果没有有效的信号存在时，接收器是
在睡眠模式中的大部分时间导致低的电流消耗。这种情况被称为poll-
荷兰国际集团模式。在这段时间内连接微控制器被禁用。
的轮询逻辑的所有相关参数可以通过所连接的微控制器进行配置。
这种灵活性使用户能够满足规范中的电流消耗方面，系
统的响应时间，数据速率等。
接收器是非常灵活的与问候的连接线的数目的单片机
控制器。它可以由一个单一的双向线路进行任何操作，以端口保存到所连接的
微控制器，或者它可以由多达五个单向端口进行操作。
在数字电路的7.基本时钟周期
数字电路的完整定时和模拟滤波从一个时钟得到。这
时钟周期T
CLK
从晶体振荡器（ XTO ）由28推导结合有隔膜或
30电路。根据
第3章“ RF前端”第5页，
晶体振荡器的频率
器（F
XTO
）由RF输入信号定义（六
RFIN
），其也定义的工作频率
本地振荡器（六
LO
） 。基本时钟周期为ATA5724和ATA5728为T
CLK
28/f
XTO
给
T
CLK
= 2.066微秒对于f
RF
= 868.3兆赫和T
CLK
= 2.069微秒对于f
RF
= 433.92兆赫。对于ATA5723的
基本时钟的周期为T
CLK
= 30/f
REF
让牛逼
CLK
= 2.0382微秒对于f
RF
= 315兆赫。
T
CLK
控制以下应用相关的参数：
轮询电路的时序包括位检查
模拟的定时和数字信号处理
寄存器编程的时间
复位标记的频率
IF滤波器的中心频率（ FIF0 ）
大多数应用程序都占据着三种传输频率：F
发送
= 315 MHz的主要
在美国，女使用
发送
= 868.3 MHz和433.92 MHz的欧洲。所有的时序基于T
CLK
。为
上述频率，T
CLK
被给定为：
应用315 MHz频段（F
XTO
= 14.71875兆赫，女
LO
= 314.13兆赫，T
CLK
= 2.0382 s)
应用程序868.3 MHz频段（F
XTO
= 13.55234兆赫，女
LO
= 867.35兆赫，T
CLK
= 2.066 s)
应用程序433.92 MHz频段（F
XTO
= 13.52875兆赫，女
LO
= 432.93兆赫，T
CLK
= 2.0696 s)
对于T的计算
CLK
使用其他频带的应用，请参阅表
第18节。
“电气特性ATA5724 ， ATA5728 ”第37页。
10
ATA5723/ATA5724/ATA5728
9106E–RKE–07/08
