位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第678页 > HB54R5128KN-A75B > HB54R5128KN-A75B PDF资料 > HB54R5128KN-A75B PDF资料1第1页
数据表
512MB DDR SDRAM SO DIMM
HB54R5128KN-A75B/B75B/10B
（ 64M字
×
64位， 2家银行）
描述
该HB54R5128KN是双倍数据速率（ DDR ）
SDRAM模块，安装256M比特DDR SDRAM
（ HM5425801BTB ）的TCP包密封， 1件
串行EEPROM （ 2K位EEPROM ）的存在
检测（ PD ） 。该HB54R5128KN组织为32M
×
64
×
2银行安装16块256M DDR位
SDRAM 。读取和写入操作在执行
在CK的交叉点和/ CK 。这个高
高速数据传输是通过2位来实现prefetch-
流水线结构。数据选通（ DQS ）既为
读取和写入可用于高速和可靠
数据总线设计。通过设置扩展模式寄存器，
芯片上的延迟锁定环（DLL），可以设置
启用或禁用。该产品的外形是200针
插座式封装（双导出来） 。因此，它
使高密度安装可能没有表面
安装技术。它提供了常见的数据输入
和输出。去耦电容安装
旁边的模块板的每个TCP 。
注意：不要推盖或删除模块
从订购机械故障保护，
这将是电缺陷。
特点
200针插座式封装（双引出来）
概要： 67.6毫米（长）
×
31.75毫米（高）
×
3.80毫米（厚度）
引线间距： 0.6毫米
2.5V电源（ VCC ）
所有的输入和输出SSTL - 2接口
时钟频率： 133兆赫（最大） （ -A75B / B75B ）
：100兆赫（最大值） （基硫代）
数据输入，输出和DM与同步
的DQ
4银行可以同时运行，
独立地（组成）
突发读/写操作
可编程的突发长度： 2，4， 8
突发读取停止功能
可编程的突发序列
顺序
交错
开始寻址能力
奇数和偶数
可编程/ CAS延迟（CL） ： 2,2.5
8192刷新周期： 7.8μs （ 8192row / 64毫秒）
刷新2变化
自动刷新
自刷新
EO
一号文件E0189H40 （版本4.0 ）
发布日期2002年9月（K ）日本
网址： http://www.elpida.com
L
本产品成为了EOL于2004年5月。
Elpida
内存方面，公司2001-2002年
尔必达内存公司是NEC公司与日立公司合资的DRAM公司
od
Pr
t
uc
