位置：首页 > IC型号导航 > 首字符U型号页 > 首字符U的型号第161页 > U1AFS1500-FG256 > U1AFS1500-FG256 PDF资料 > U1AFS1500-FG256 PDF资料1第19页
Actel的Fusion混合信号FPGA的MicroBlade的AdvancedMC解决方案
待机模式和睡眠模式
P
NET
= 0 W
I / O输入缓冲器的动态贡献-P
输入
经营模式
P
输入
= N
输入
* (
α
2
/ 2) * P
AC9
* F
CLK
N
输入
是的，在设计中使用的I / O输入缓冲区的数目。
F
CLK
是全局时钟信号的频率。
待机模式和睡眠模式
P
输入
= 0 W
α
2
在I / O缓冲区的触发率，准则中提供
表3-13 3-21页。
I / O输出缓冲器的动态贡献-P
输出
经营模式
P
输出
= N
输出
* (
α
2
/ 2) *
β
1
* P
AC10
* F
CLK
N
输出
是的，在设计中使用的I / O输出缓冲区的数目。
α
2
在I / O缓冲区的触发率，准则中提供
表3-13 3-21页。
β
1
在I / O缓冲器能率准则的规定
表3-14 3-21页。
F
CLK
是全局时钟信号的频率。
待机模式和睡眠模式
P
输出
= 0 W
动态RAM的贡献-P
内存
经营模式
P
内存
= (N
块
* P
AC11
*
β
2
* F
读时钟
) + (N
块
* P
AC12
*
β
3
* F
写时钟
)
N
块
是在设计中使用的RAM块的数量。
F
读时钟
是存储器读出时钟频率。
β
2
β
3
是在RAM启动速率为在提供读取操作-准则
表3-14对
第3-21页。
该内存能率中提供了写操作，指引
表3-14对
第3-21页。
F
写时钟
是存储器写时钟频率。
待机模式和睡眠模式
P
内存
= 0 W
PLL / CCC动态贡献-P
PLL
经营模式
P
PLL
= P
AC13
* F
CLKOUT
F
CLKIN
是输入时钟频率。
F
CLKOUT
是输出时钟频率。
1
待机模式和睡眠模式
P
PLL
= 0 W
1. PLL电路的动态贡献取决于输入时钟频率，输出时钟的数目
由PLL产生的信号，并且每个输出时钟的频率。如果PLL被用于产生更多的
多于一个输出时钟，包括在式输出时钟的每个输出时钟添加其
相应的贡献（P
AC14
* F
CLKOUT
产物），以总的PLL贡献。
PR厉鹗M I N A RY V0 。 4
3 - 19
