位置：首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第162页 > LPC2109FBD64/00 > LPC2109FBD64/00 PDF资料 > LPC2109FBD64/00 PDF资料1第8页
恩智浦半导体
LPC2109/2119/2129
单芯片16位/ 32位微控制器
表3中。
符号
引脚说明
- 续
针
16
12
8
4
48
类型描述
O
O
O
O
O
跟踪包位0，标准I / O端口内部上拉。
跟踪包位1，标准I / O端口内部上拉。
跟踪包位2，标准I / O端口内部上拉。
跟踪包位3，标准I / O端口内部上拉。
跟踪同步。标准I / O端口内部上拉。
注意：
LOW这个引脚当RESET为低，会使P1 [ 25:16 ]操作为
复位后跟踪端口。
44
40
36
32
28
24
O
O
O
O
I
I / O
流水线状态位为0的标准I / O口内部上拉。
流水线状态位1，标准I / O端口内部上拉。
流水线状态位2，标准I / O端口内部上拉。
跟踪时钟。标准I / O端口内部上拉。
外部触发输入。标准I / O和内部上拉。
返回测试时钟输出。添加到JTAG端口的额外信号。助攻调试
同步时，处理器频率变化。双向引脚与内部
拉。
注意：
LOW这个引脚当RESET为低，会使P1 [ 31:26 ]操作为
复位后，调试端口。
P1[16]/
TRACEPKT0
P1[17]/
TRACEPKT1
P1[18]/
TRACEPKT2
P1[19]/
TRACEPKT3
P1[20]/
TRACESYNC
P1[21]/
PIPESTAT0
P1[22]/
PIPESTAT1
P1[23]/
PIPESTAT2
P1[24]/
TRACECLK
P1[25]/EXTIN0
P1[26]/RTCK
P1[27]/TDO
P1[28]/TDI
P1[29]/TCK
P1[30]/TMS
P1[31]/TRST
TD1
RESET
64
60
56
52
20
10
57
O
I
I
I
I
O
I
测试数据出来JTAG接口。
测试数据为JTAG接口。
测试时钟为JTAG接口。这个时钟必须比要慢
1
6
CPU时钟
（ CCLK）用于JTAG接口进行操作。
测试模式选择为JTAG接口。
测试复位的JTAG接口。
CAN1发送器输出。
外部复位输入;的低电平复位引脚的器件，从而导致I / O端口和
外围功能进入默认状态，处理器开始执行
地址0与滞后，可承受5V电压。
输入到振荡器电路和内部时钟发生器电路。
输出振荡器扩增fi er 。
地： 0V参考。
模拟地; 0V参考。这应该名义上是相同的电压为V
SS
,
但应当互相隔离以减少噪声和故障。
PLL模拟地; 0V参考。这应该名义上是相同的电压
V
SS
的，但应当互相隔离以减少噪声和故障。
1.8V内核电源;这是在电源电压为内部电路。
XTAL1
XTAL2
V
SS
V
SSA
V
SSA （PLL）的
V
DD(1V8)
62
61
6, 18, 25,
42, 50
59
58
17, 49
I
O
I
I
I
I
LPC2109_2119_2129_6
NXP B.V. 2007年保留所有权利。
产品数据表
牧师06 - 二○○七年十二月十日
8 44
