KAD5512P
引脚说明 - 48 Ld的QFN
引脚数
1, 9, 13, 17, 47
2-4, 11, 21, 22
5, 8, 12, 48
6, 7
10
14, 15
16
18
19, 29, 42
20, 37
23
24
25
26
27
28
30
31
32
33
34
35
36
38
39
40
41
43
44
45
46
PAD
（裸露焊盘）
LVDS [ LVCMOS ] NAME
AVDD
DNC
AVSS
VINN ， VINP
VCM
CLKP ， CLKN
NAPSLP
RESETN
OVSS
OVDD
D0N
[ NC ]
D0P
[D0]
D1N
[ NC ]
D1P
[D1]
D2N
[ NC ]
D2P
[D2]
RLVDS
CLKOUTN
[ NC ]
CLKOUTP
[ CLKOUT ]
D3N
[ NC ]
D3P
[D3]
D4N
[ NC ]
D4P
[D4]
D5N
[ NC ]
D5P
[D5]
ORN
[ NC ]
ORP
[或]
SDO
CSB
SCLK
SDIO
AVSS
不要连接
模拟地
模拟输入负，正
共模输出
时钟输入真，补
三电平功率控制（ Nap功能，睡眠模式）
上电复位（低电平有效，见第19页）
输出地
1.8V输出电源
LVDS DDR逻辑位1 ， 0输出装
[ NC的LVCMOS ]
LVDS DDR逻辑位1 ， 0输出真
[ DDR CMOS逻辑位1 ， 0 LVCMOS ]
DDR LVDS逻辑位3 ， 2输出补
[ NC的LVCMOS ]
DDR LVDS逻辑位3 ， 2输出真
[ CMOS的DDR逻辑位3 ， 2中的LVCMOS ]
DDR LVDS逻辑位5,4输出补
[ NC的LVCMOS ]
DDR LVDS逻辑位5,4输出真
[ DDR CMOS逻辑位5,4的LVCMOS ]
LVDS偏置电阻（连接到OVSS用一个10kΩ ， 1 ％的电阻）
LVDS时钟输出补
[ NC的LVCMOS ]
LVDS时钟输出真
[ LVCMOS CLKOUT ]
DDR LVDS逻辑位7 ， 6输出补
[ NC的LVCMOS ]
DDR LVDS逻辑位7 ， 6输出真
[ DDR CMOS逻辑位7 ， 6 LVCMOS ]
DDR LVDS逻辑位9,8输出补
[ NC的LVCMOS ]
DDR LVDS逻辑位9,8输出真
[ DDR CMOS逻辑9位， 8 LVCMOS ]
DDR LVDS逻辑位11 ， 10输出补
[ NC的LVCMOS ]
DDR LVDS逻辑位11 ， 10输出真
[ DDR CMOS逻辑位11 ， 10 LVCMOS ]
LVDS超量程补
[ NC的LVCMOS ]
LVDS超量程真
[ LVCMOS超范围]
SPI串行数据输出
（需要一个4.7kΩ的上拉至OVDD ）
SPI片选（低电平有效）
SPI时钟
SPI串行数据输入/输出
模拟接地（连接至低热阻抗模拟
地平面有多个过孔）
LVDS [ LVCMOS ]功能
1.8V模拟电源
注： LVCMOS输出模式的功能会显示在方括号（ NC =无连接） 。
6
FN6807.4
2010年10月1日
