KAD5512P
Ω
348O
Ω
69.8O
Ω
25O
1.8
1.4
1.0
0.6
0.2
0.725V
INP
VCM
0.535V
0.22F
客栈
Ω
100O
CM
217O
Ω
KAD5512P
VCM
Ω
100O
Ω
69.8O
Ω
348O
Ω
49.9O
25O
Ω
0.1F
图27.模拟输入范围
图30.差分放大器的输入
这种双重转换方案被用来提高
commonHmode排斥反应，这使共模
输入的电平匹配VCM 。分流器的值
电阻器应根据所需的负荷确定
阻抗。的差分输入电阻
KAD5512P为1000Ω 。
ADT1-1WT
ADT1-1WT
的差动放大器，如示于图30中，可以在使用
应用需要直流耦合。在此配置中，
放大器通常会主宰达到信噪比和
失真性能。
时钟输入
该时钟输入电路是一个差分对（参见图43）。
找到这些输入与高电平（高达1.8V
PP
每个
输入）正弦波或方波将提供最低的抖动
性能。变压器与4 ： 1阻抗比意志
提供更高的驱动电平。
推荐的驱动电路示于图31的占空
的40％至60 ％的范围内是可以接受的。该时钟可被驱动
单端的，但是这将减少边缘率和可
影响SNR性能。时钟输入在内部
自偏置到AVDD / 2 ，以便AC耦合。
200pF
TC4-1W
CLKP
1000pF
Ω
200O
1000pF
KAD5512P
VCM
0.1F
图28.变压器输入通用
用途的应用
ADTL1-12
1000pF
1000pF
ADTL1-12
0.1F
KAD5512P
VCM
200pF
CLKN
200pF
图29.传输线变压器输入
高IF应用
图31.推荐的时钟驱动
该SHA设计采用开关电容输入级（见
图42） ，从而产生电流尖峰时的采样
电容被重新连接到输入电压。这将导致
骚乱在输入之前的下一个必须解决
采样点。低源阻抗将导致更快的
沉降和改进的性能。因此， 1：1的
变压器和低的分流电阻被推荐为
最佳性能。
可选择的2X分频器被设置在串联
时钟输入。分频器可以在2X模式下使用
采样时钟等于期望的采样率的两倍。这
允许使用相滑移功能，这使得能够
多个ADC的同步。
表1 CLKDIV PIN设置
CLKDIV PIN
AVSS
FL燕麦
AVDD
分频比
2
1
4
时钟分频，也可以通过SPI控制
端口，覆盖CLKDIV引脚设置。这个细节
第22页，载于“串行外设接口” 。
18
FN6807.2
2009年3月4日
