KAD5612P
数码特定网络阳离子
参数
输入
输入电流高（ SDIO ， RESETN ）
输入电流低（ SDIO ， RESETN ）
输入高电压（ SDIO ， RESETN ）
输入电压低（ SDIO ， RESETN ）
输入电流高（ OUTMODE ，
NAPSLP ， CLKDIV ，指定outfmt ）
（注6 ）
输入电流低（ OUTMODE ，
NAPSLP ， CLKDIV ，指定outfmt ）
输入电容
LVDS输出
差分输出电压
输出失调电压
输出上升时间
输出下降时间
CMOS输出
电压输出高
输出电压低
输出上升时间
输出下降时间
V
OH
V
OL
t
R
t
F
I
OH
= -500A
I
OL
= 1毫安
OVDD - 0.3
OVDD - 0.1
0.1
1.8
1.4
0.3
V
V
ns
ns
V
T
V
OS
t
R
t
F
3毫安模式
3毫安模式
950
620
965
500
500
980
mV
P-P
mV
ps
ps
I
IH
I
IL
V
IH
V
IL
I
IH
15
25
V
IN
= 1.8V
V
IN
= 0V
0
-25
1.17
.63
40
1
-12
10
-5
A
A
V
V
A
符号
条件
民
典型值
最大
单位
I
IL
C
DI
-40
25
3
-15
A
pF
时序图
样品N
INP
INP
样品N
客栈
t
A
CLKN
CLKP
t
CPD
CLKOUTN
CLKOUTP
t
DC
D [ 11：0 ] p
D [ 11：0 ] n的
t
PD
A数据
N-L
B数据
N-L
A数据
N-L + 1个
B数据
N-L + 1个
A数据
N-L + 2
B数据
N-L + 2
A数据
N
客栈
t
A
CLKN
CLKP
延迟= L循环
t
CPD
CLKOUT
t
DC
t
PD
D[11:0]
A数据
N-L
B数据
N-L
A数据
N-L + 1个
B数据
N-L + 1个
A数据
N-L + 2
B数据
N-L + 2
A数据
N
延迟= L循环
图1. LVDS时序图， DDR
图2： CMOS时序图， DDR
6
FN6803.1
2009年1月21日
