KAD5612P
等效电路
OVDD
2毫安或
3mA
OVDD
数据
数据
D [ 11：0 ] p
OVDD
（续）
D [ 11：0 ] n的
OVDD
OVDD
数据
数据
数据
2毫安或
3mA
D[11:0]
图45. LVDS输出
图46. CMOS输出
AVDD
VCM
0.535V
+
–
图47. VCM_OUT输出
布局的注意事项
分割地层和电源层
在高采样频率运行数据转换器
需要格外小心，在PC板布局。许多复杂的电路板
设计受益于分离的模拟和数字
部分。模拟电源层和接地层应铺设
出在信号和时钟输入。找到飞机数字化
在输出和逻辑引脚。理由应加入
下的芯片。
旁路和滤波
大容量电容应具有低等效串联
性。钽是一个不错的选择。为了获得最好的
性能，保持陶瓷旁路电容很接近
器件引脚。较长的痕迹会增加电感，从而
在降低动态性能和精度。使
确保连接到地面的直接和低
阻抗。避免形成接地环路。
LVDS输出
输出走线和连接必须设计为50Ω
（100 ？差分）的特性阻抗。保持走线
指导和尽量减少弯头在可能的情况。避免交叉
接地和电源平面中断与信号线。
时钟输入注意事项
使用匹配的传输线到变压器输入端
模拟输入信号和时钟信号。定位的变压器和
端接尽可能靠近芯片越好。
裸露焊盘
裸露焊盘必须被电连接到
模拟地（ AVSS ）和应连接到一个大
使用大量的过孔以达到最佳散热铜面
性能。
LVCMOS输出
输出走线和连接必须设计为50Ω
特性阻抗。
未使用的输入
标准的逻辑输入（ RESETN ， CSB ， SCLK ， SDIO ， SDO ）
这将不能操作不要求连接到
25
FN6803.1
2009年1月21日
