KAD5612P
1.8
Ω
69.8O
Ω
348O
Ω
25O
1.4
1.0
0.6
0.2
0.725V
INP
客栈
VCM
0.535V
0.22F
Ω
100O
Ω
217O
CM
KAD5512P
VCM
Ω
100O
Ω
69.8O
Ω
348O
Ω
25O
0.1F
Ω
49.9O
图26.模拟输入范围
图29.差分放大器的输入
射频变压器，将给予最好的噪声和失真
用于宽带和/或高的中间性能
频（IF ）输入。两个不同的变压器输入
方案示于图27和28 。
ADT1-1WT
1000pF
ADT1-1WT
差分放大器，如图29 ，可在使用
应用需要直流耦合。在该结构中
放大器通常会主宰达到信噪比和
失真性能。
时钟输入
该时钟输入电路是一个差分对（参见图43）。
找到这些输入与高电平（高达1.8V
PP
每个
输入）正弦波或方波将提供最低的抖动
性能。变压器与4 ： 1阻抗比意志
提供更高的驱动电平。
推荐的驱动电路示于图30的占空
的40％至60 ％的范围内是可以接受的。该时钟可被驱动
单端的，但是这将减少边缘率和可
影响SNR性能。时钟输入在内部
自偏置到AVDD / 2 ，以便AC耦合。
200pF
TC4-1W
KAD5512P
VCM
0.1F
图27.变压器输入通用
用途的应用
ADTL1-12
1000pF
1000pF
ADTL1-12
0.1F
KAD5512P
VCM
CLKP
1000pF
200pF
Ω
200O
CLKN
200pF
图28.传输线变压器输入
高IF应用
图30.推荐的时钟驱动
这种双重转换方案用于提高共
模抑制，这使的共模电平
输入相匹配的VCM 。分流电阻的值
应根据所需的负载阻抗来确定。
该KAD5612P的差分输入电阻是1000Ω 。
该SHA设计采用开关电容输入级（见
图42） ，从而产生电流尖峰时的采样
电容被重新连接到输入电压。这将导致
骚乱在输入之前的下一个必须解决
采样点。低源阻抗将导致更快的
沉降和改进的性能。因此， 1：1的
变压器和低的分流电阻被推荐为
最佳性能。
可选择的2X分频器被设置在串联
时钟输入。分频器可以在2X模式下使用
采样时钟等于期望的采样率的两倍。这
允许使用相滑移功能，这使得能够
多个ADC的同步。
表1 CLKDIV PIN设置
CLKDIV PIN
AVSS
FL燕麦
AVDD
分频比
2
1
4
时钟分频，也可以通过SPI控制
端口，覆盖CLKDIV引脚设置。这个细节
第18页，载于“串行外设接口” 。
15
FN6803.0
2008年12月5日
