KAD5512P
操作时，午睡或睡眠模式（参见
打盹/休眠
部分） 。此功能可以覆盖，
通过SPI控制的。这是一个索引函数
从SPI ，而是一个全局函数时控制
从销驱动时。该寄存器不改变
由软复位。
价值
000
001
010
100
价值
000
001
010
100
0x72[2:0]
时钟分频器
引脚控制
除以1
除以2
除以4
0x25[2:0]
掉电模式
引脚控制
正常工作
打盹模式
睡眠模式
表11.时钟分频器选择
地址长转移0x73 ： OUTPUT_MODE_A
该output_mode_A寄存器控制物理输出
放的数据的格式，以及该逻辑编码。
该KAD5512P可以两种physi-呈现输出数据
CAL格式： LVDS或LVCMOS 。另外，驱动
强度在LVDS模式下，可以设置为高（ 3毫安）或低
（ 2毫安） 。默认情况下，三电平OUTMODE引脚选择
的模式和驱动电平（参照
数字输出
节
化） 。此功能可以覆盖和反对
通过SPI受控，如表12所示。
数据可以被编码在三种可能的格式： 2的
补充，格雷码或偏移二进制。默认情况下，
三电平指定outfmt引脚选择的数据格式（参照
to
数据格式
部分） 。此功能可以过
通过SPI骑和控制，如图TA-
竹叶提取13 。
该寄存器没有被软复位改变。
价值
000
001
010
100
表10.掉电控制
全球DUT配置/控制
地址0X71 ： PHASE_SLIP
当使用一个时钟分频器，它不可能来确定
雷传入和分割的同步
时钟相位。点对多点时，这是特别重要
的PLE的ADC被用于时间交织系统。该
相滑移特性允许的分开的上升沿
时钟由一个输入时钟周期被推进，如
在图45中所示。
0x93[7:5]
输出模式
引脚控制
LVDS 2毫安
LVDS 3毫安
LVCMOS
表12.输出模式下控制
图45.相滑移
地址0X72 ： CLOCK_DIVIDE
该KAD5512P有一个可选的时钟分频器，可以
设置四个，两个或一个（无分频）来划分。通过
缺省情况下，所述三电平CLKDIV管脚选择除数
（参照
时钟输入
部分） 。这个功能可以是
通过SPI覆盖和控制，如图所示
在表11中，该寄存器不被软复位改变。
价值
000
001
010
100
0x93[2:0]
输出格式
引脚控制
二进制补码
格雷码
偏移二进制码
表13.输出格式控制
地址0X74 ： OUTPUT_MODE_B
地址0X75 ： CONFIG_STATUS
第6位
DLL范围
REV 0.5初步
第24页
