图18 。
DMA内存负载或无可纠正错误和DMA RAM存储 - 0的等待状态
32
3 （ DMA会话）
（ 0分周期）第一DMA负载（ 0 WS ）
（ 0分周期）第n个DMA存储（ 0 WS ）
引出
t2
t14
t14
t14
t32
圣
（举行的RAM访问结束）
t22
t33
t32
t33
t14
4 （ RAM读取）
5 （ RAM读取）
续“
1 （ RAM读取）
2 （ RAM读取）
（空循环）铅在
系统时钟
ALE *
TSC695F
t4_1
t4_1
t21
SSN
t22
t21
10
（只字访问）
t30
早期的时候DMAREQ * desassertion
t31
t28
t31
t31
t5
t17
t8
t56
t7
如果需要校正的数据
t6
t7
t6
t17
t5
t17
t17
t8
t56
t32
t33
t32
t33
t32
t33
t32
t33
t29
t28
t29
t31
t31
t5
t5
t31
RA[31-0]
FA1
t4_1
FA2
t4_1
FS2
t4_1
t4_1
FZ2
t22
t21
10
（只字访问）
LA1
（举行的RAM访问结束）
t22
t21
LS1
t4_1
FA2
t4_1
FS2
t4_1
FZ2
FA3
FS3
FZ3
RASI[3-0]
FS1
RSIZE[1-0]
FZ1
t30
DMAREQ *
DMAGNT *
DMAAS
RD
WRT
（在我们*上拉）
t5
MEMCS*[9-0]
DRDY *
OE *
MEMWR *
DDIR
D[31-0]
t10
t9
FD1
DPAR
t10
t9
FP1
CB[7-0]
t16
t10
t9
FC1
t10
t10
t11
t12
t9
t9
t10
t9
LD1
LD1
FD2
SDN
（从RAM ）
（来自TSC695F ）
（举行的RAM访问结束）
t10
t10
t11
t12
t13
t13
t9
t9
LP1
LP1
FP2
DSPN
（从RAM ）
通过TSC695F生成的奇偶校验如果DPE = 1，
（来自TSC695F ）
否则，相同的时序D [ 31-0 ]
t10
t10
纠正奇偶校验，如果需要的T13
t13
t9
t9
LC1
FC2
SCn的
（从RAM ）
t16
4118J–AERO–08/04
MHOLD *
