H5GQ1H24AFR
2.ADDRESS
2.1.ADDRESSING
GDDR5SGRAMsuseadoubledatarateaddressschemetoreducepinsrequiredontheGDDR5SGRAM
asshowninTable5.TheaddressesshouldbeprovidedtotheGDDR5SGRAMintwoparts;thefirsthalfis
锁存CK的上升沿随命令引脚如RAS＃ ，CAS＃和WE＃ ;第二个
一半被锁存， CK ＃的下一个上升沿。
使用的DDR寻址允许所有地址值以相同的速率作为所述SDR被锁存的COM
mands 。指挥访问相关的所有地址都被定位为锁定在最初的崛起
边缘更快解码。
表5地址对
时钟
CK上升
瑞星CK ＃
BA3
A3
BA2
A4
BA1
A5
BA0
A2
(A12)
（ RFU ）
A11
A6
A10
A0
A9
A1
A8
A7
注：地址引脚A12仅用于2G密度的要求。
GDDR5addressingincludessupportfor1Gdensity.Foralldensitiestwomodesaresupported(x32mode
orx16mode).x32andx16modesdifferonlyinthenumberofvalidcolumnaddresses,asshowninTable6.
表6寻址方案
1G
x32mode
行地址
列地址
银行地址
Autoprecharge
页面大小
刷新“
刷新周期
A0~A11
A0~A5
BA0~BA3
A8
2K
8K/32ms
3.9us
x16mode
A0~A11
A0~A6
BA0~BA3
A8
2K
8K/32ms
3.9us
这份文件是一个普通的产品说明，如有变更，恕不另行通知。海力士半导体公司不承担任何
用于描述电路的责任。没有专利许可。
1.0版/十一月2009年
15
