第一部分概述
1.1 56F801特点
1.1.1
数字信号处理芯
高效的16位56800系列采用双哈佛架构控制器引擎
多达40个每秒百万条指令（ MIPS ）在80MHz的核心频率
单周期16
×
16位的并行乘法器 - 累加器（ MAC）的
两个36位累加器，包括扩展位
16位双向桶形移位器
具有独特的处理器的寻址模式并行指令集
硬件DO和REP循环
三个内部地址总线和一个外部地址总线
四个内部数据总线和一个外部数据总线
指令集同时支持DSP和控制器功能
控制器寻址风格的紧凑型码模式和指令
高效C编译器和局部变量的支持
软件子程序和中断堆栈深度仅受内存的限制
JTAG /一旦调试编程接口
1.1.2
内存
哈佛架构允许多达三同时访问程序和数据存储器
片上存储器包括一个低成本，高容量的闪存解决方案
— 8K
×
的程序闪存的16位字
— 1K
×
的程序RAM的16位字
— 2K
×
数据闪存的16位字
— 1K
×
数据RAM的16位字
— 2K
×
引导闪存的16位字
可编程的引导闪存支持的存储的代码通过一个定制的启动代码和现场升级
各种接口（JTAG ， SPI）的
1.1.3
外围电路的56F801
脉宽调制器（ PWM）与六个PWM输出，两路故障输入，容错设计与死区时间
插入;支持中心 - 边沿对齐模式
两个12位模拟 - 数字转换器（ADC ），它同时支持两个转换具有两个
4 ，多路输入; ADC和PWM模块可以同步
通用四定时器：有三个引脚（或三个额外的GPIO线）定时器D
串行通信接口（ SCI）的两个引脚（或两个额外的GPIO线）
串行外设接口（ SPI ），可配置4针端口（或四个额外的GPIO线）
56F801技术数据，启示录17
4
飞思卡尔半导体公司
