位置：首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第871页 > LPC2104FBD48/01 > LPC2104FBD48/01 PDF资料 > LPC2104FBD48/01 PDF资料2第12页
恩智浦半导体
LPC2104/2105/2106
单芯片32位微控制器
6.5中断控制器
向量中断控制器（ VIC）接收所有的中断请求（ IRQ ）输入
和归类，他们为FIQ ，向量IRQ和非向量IRQ为德所定义网络
可编程设置。可编程分配机制意味着该优先
中断从各种外围设备可以被动态分配和调整。
快速中断请求（ FIQ ）具有最高的优先级。如果一个以上的请求被分配
为FIQ时， VIC将产生FIQ信号到ARM处理器的要求。
最快的FIQ等待时间达到时，只有一个要求就是分类网络版为FIQ ，
因为FIQ服务程序只要简单地启动处理该设备。但是，如果有更多的
多个请求，分配给FIQ级， FIQ服务程序可以读一个字
从VIC的identi音响ES这FIQ中断源（s）是（是）请求中断。
向量IRQ具有中等优先级。中断请求可分配16
这一类。任何中断请求中的可分配给任意的16个矢量化的
IRQ插槽，其中slot0具有最高的优先级和插槽15具有最低的。
非向量IRQ的优先级最低。
在VIC将所有向量和非向量IRQ产生的请求
IRQ信号到ARM处理器。 IRQ服务程序可通过读取启动
从VIC寄存器和跳跃在那里。如果有任意一个向量IRQ发出请求时，
VIC则提供最高优先级请求IRQ服务程序的地址，
否则，它提供了由所有非向量共享一个默认程序的地址
的IRQ。默认程序可读取另一个VIC寄存器以确定哪个IRQ被激活。
6.5.1中断源
表4
列出的中断源为每个外围功能。每个外设都有
一条中断线连接到向量中断控制器，但可能有几个
内部中断FL AGS 。各中断FL AGS也可能代表一个以上的
中断源。
表4 。
块
WDT
-
ARM核心
ARM核心
定时器0
定时器1
UART 0
中断源
旗（县）
看门狗中断（ WDINT ）
保留的软件只中断
嵌入式ICE ， DbgCommRx
嵌入式ICE ， DbgCommTx
比赛0比3 （ MR0 ， MR1 ， MR2 ， MR3 ）
捕获02（ CR0 ， CR1，CR2 ）
比赛0比3 （ MR0 ， MR1 ， MR2 ， MR3 ）
捕获0-3 （ CR0 ， CR1，CR2 ， CR3 ）
Rx线状态（ RLS ）
发送保持寄存器空（ THRE ）
RX数据可用（ RDA ）
字符超时指示（CTI ）
自动波特率超时（ ABTO ）
[1]
自动波特率结束（ ABEO ）
[1]
6
5
VIC通道＃
0
1
2
3
4
LPC2104_2105_2106_7
NXP B.V. 2008保留所有权利。
产品数据表
牧师07 - 2008年6月20日
12 41
