位置：首页 > IC型号导航 > 首字符D型号页 > 首字符D的型号第56页 > DSP56303PV100 > DSP56303PV100 PDF资料 > DSP56303PV100 PDF资料2第20页
信号/连接
1.12 JTAG一旦接口
由于从美国国际贸易委员会的命令， BGA封装生产线和部分数字表示这里目前没有
DSP56303VF100 ， DSP56303VL100 ：在美国进口或销售至2010年9月之前，可从飞思卡尔
特别是DSP56303支持电路板的测试策略的基础上的DSP56300系列
IEEE
标准。 1149.1 测试访问端口和边界扫描结构，在制定行业标准
的测试技术委员会赞助
IEEE
和JTAG 。曾经模块提供了一种手段，
与DSP56300内核和外设接口的非介入，这样你可以检查寄存器，存储器，或
片上外设。通过JTAG TAP信号提供了一次模块的功能。对于编程
模型，看到在调试支持的篇章
DSP56300系列手册。
表1-16 。
信号
名字
TCK
TDI
TDO
JTAG /一旦接口
信号说明
测试时钟-A
测试时钟输入信号同步的JTAG测试逻辑。
测试数据输入-A
测试数据的串行输入信号，用于测试指令和数据。
TDI采样于TCK的上升沿和具有内部上拉电阻。
测试数据输出-A
测试数据串行输出信号测试指令和
数据。 TDO正在积极推动在Shift- IR和转移-DR控制器状态。 TDO
在TCK的下降沿改变。
测试模式选择，序列
测试控制器的状态机。 TMS是
采样于TCK的上升沿和具有内部上拉电阻。
测试复位初始化
测试控制器异步。 TRST有
内部上拉电阻。 TRST必须通电后断言。
调试事件作为
输入时，启动调试模式从外部命令
控制器，并为开漏输出，承认该芯片具有
进入调试模式。作为输入，DE导致的DSP56300核心完成
当前指令的执行，节省了指令流水线的信息，
进入调试模式，并等待指令被从调试输入
串行输入线。此信号被置位为3个时钟周期的输出
当芯片进入调试模式作为调试请求的结果或结果
对满足断点条件。去有一个内部上拉电阻。
这个信号是不JTAG TAP控制器的标准部分。信号
直接连接到一次模块直接或以启动调试方式
提供该芯片已进入调试模式有直接的外部迹象。所有
其它接口与模块一旦出现必须通过JTAG端口。
TYPE
输入
输入
产量
国家在
RESET
输入
输入
三态
TMS
TRST
DE
输入
输入
输入/输出
（漏极开路）
输入
输入
输入
注意：
所有的输入都是可承受5V电压。
DSP56303技术数据，第11
1-16
飞思卡尔半导体公司
