恩智浦半导体
PCA9633
4位FM +我
2
C总线LED驱动器
[5]
[6]
主器件必须在内部提供至少300 ns，以便SDA信号保持时间（指V
IL
SCL信号），以对
桥接SCL下降沿的理解过程把网络内德地区。
最大吨
f
为SDA和SCL公交线路为特定网络版在300纳秒。最大下降时间（T
f
）的SDA输出级是特定网络版在
250纳秒。这使得串联保护电阻被连接在SDA和SCL管脚和没有在SDA / SCL总线线路之间
超过最高特定网络编辑吨
f
.
在SDA和SCL输入输入滤池抑制噪声尖峰小于50纳秒。
[7]
SDA
t
BUF
t
低
SCL
t
r
t
f
t
HD ; STA
t
SP
t
HD ; STA
P
S
t
HD ; DAT
t
高
t
SU ; DAT
Sr
t
SU ; STA
t
SU ; STO
P
002aaa986
时序图23.德网络nition
协议
开始
条件
(S)
t
SU ; STA
第7位
最高位
(A7)
t
低
t
高
第6位
(A6)
第1位
(D1)
位0
(D0)
应答
(A)
停止
条件
(P)
1 / f
SCL
SCL
t
BUF
t
r
t
f
SDA
t
HD ; STA
t
SU ; DAT
t
HD ; DAT
t
VD ; DAT
t
VD ; ACK
t
SU ; STO
002aab285
上升和下降时间是指V
IL
和V
IH
.
图24.我
2
C总线时序图
PCA9633_5
NXP B.V. 2008保留所有权利。
产品数据表
牧师05 - 2008年7月25日
30 43
