LTC6802-1
引脚功能
GPIO1 ， GPIO2 （引脚38 ， 39 ） ：
通用输入/输出
放。这些引脚的操作取决于状态
该MMB引脚。
当MMB为高时，引脚用作传统的GPIO。
写“ 0 ”到GPIO CON组fi guration寄存器位时，
开漏输出被激活，引脚拉至V
–
.
可以通过写“1”到CON组fi guration寄存器位，在
相应的GPIO引脚为高阻抗。外部
电阻是需要拉销至V
REG
.
通过阅读CON组fi guration寄存器位置GPIO1
和GPIO2 ，引脚的状态才能确定。为
例如，如果“0”被写入到寄存器位GPIO1 ，一个“0”是
总是读回，因为输出NMOSFET拉销
38 V
–
。如果“1”被写入到寄存器位GPIO1 ，销
变为高阻抗。任一个为“1”或“0 ”被读
背面，根据电压存在于销38。
的GPIO使得能够打开/关闭的电路周围
在LTC6802-1 ，或者从周围电路读取逻辑值
该LTC6802-1 。
当MMB引脚为低电平时，在GPIO管脚和WDTB
销被当作输入，细胞的数目设置为
进行监测。请参阅应用程序监视器模式
信息部分。
V
模式
（引脚40 ） ：
电压模式输入。当V
模式
被捆绑
V
REG
的SCKI ， SDI ，SDO和CSBI引脚CON组fi gured作为
电压输入和输出。这意味着，这些引脚接受
标准TTL逻辑电平。连接V
模式
到V
REG
当
该LTC6802-1是在菊花链的底部的设备。
当V
模式
连接到V
–
的SCKI ，SDI和CSBI
引脚CON组fi gured作为当前的输入和输出，和SDO
是未使用的。连接V
模式
到V
–
当LTC6802-1是
在菊花链被驱动通过另一个LTC6802-1 。
SCKI （引脚41 ） ：
串行时钟输入。该SCKI针接口
任何逻辑门（ TTL电平） ，如果V
模式
被连接到V
REG
。 SCKI
必须由另一个LTC6802-1的SCKO如果引脚驱动
V
模式
被连接到V
–
。请参阅串行端口的应用
信息部分。
SDI （引脚42 ） ：
串行数据输入。 SDI引脚接口
任何逻辑门（ TTL电平） ，如果V
模式
被连接到V
REG
。 SDI
必须由另一个LTC6802-1的SDOI如果引脚驱动
V
模式
被连接到V
–
。请参阅串行端口的应用
信息部分。
SDO （引脚43 ） ：
串行数据输出。 SDO引脚是NMOS
如果开漏输出V
模式
被连接到V
REG
。 SDO未使用
如果V
模式
被连接到V
–
。请参阅串行端口的应用
信息部分。
CSBI （引脚44 ） ：
片选（低电平有效）输入。该CSBI
针接口的任何逻辑门（ TTL电平） ，如果V
模式
绑
到V
REG
。 CSBI必须由另一CSBO引脚被驱动
如果LTC6802-1 V
模式
被连接到V
–
。请参阅串行端口的
应用信息部分。
68021fa
9
