设备用户指南 - 9S12DT128DGV2 / D V02.17
版本修订生效
数
日期
日期
作者
更改说明
改变XCLKS到PE7表2-2
在图2-1更新的设备部件号
图3-1更新BDM时钟
在概述& 取出SIM卡的说明
uposc
规格表A -15
VDD & VDDPLL （表A - 4 ） ， IOL / IOH的更新电气规格
（表A - 6 ） ，C
插件
（表A- 9 ） ，C
IN
（表A - 6 & A- 15 ） ，
表A - 6更新中断脉冲时序变量
在图2-1更新的设备部件号
上封面和表0-2添加文件号码
清理图。 1-1,2-1
更新了第1.5节的说明
校正的PE分配在表2-2中，图2-5,6,7 。
纠正NVM大小在第16 ， 17
加我
REF
规格为1ATD表A- 8
添加空白入住A.3.1.5和表A- 11
表A - 15更新CRG规范
补充：
拉列信号表，
例如锁相环滤波计算，
对结对板和封装的热值，
BGND引脚的上拉
部分订单信息
全球寄存器表
芯片CON组fi guration摘要
在CRG设备特定网络连接C产品介绍
莫迪网络编辑：
减少等待和运行IDD值
第二章操作模式
变化的漏电流ADC输入下降到+ -1uA
PLL频率/电压增益值小的改性阳离子科幻
更正：
80引脚封装的引脚名称/功能
中断向量表使能寄存器不一致
对于80QFP VREGEN位置的PCB布局
更正：
注册地址不匹配1.5.1
去除文档顺序没有。从修订历史页面
改名"Preface"部分"Derivative差异与
文档references" 。添加细节衍生物失踪
CAN0 / 1/4 ， BDLC ， IIC和/或字节飞行
添加2L40K面具1.6节设置
在前言中加入OSC用户指南， “参考文件”
在科幻克3-1添加振荡器时钟连接到BDM的S12_CORE
在“本地激活”栏中纠正几个寄存器和位名称
表5.1中断向量地址
第HCS12核心区块描述：提到备用时钟
BDM的为等同于振荡器时钟
增加了新的一节： “振荡器（ OSC ）模块描述”
更正表"PLL Characteristics"的注脚： FOSC = 4MHz时
V02.02
03月08日
2002
03月08日
2002
V02.03
3月14日
2002
3月14日
2002
V02.04
8月16日
2002
8月16日
2002
V02.05
09月12日
2002
09月12日
2002
V02.06
11月6日
2002
11月6日
2002
飞思卡尔半导体公司
3
