位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第523页 > MCF54451VM240 > MCF54451VM240 PDF资料 > MCF54451VM240 PDF资料2第27页
电气特性
由于从美国国际贸易委员会的命令， BGA封装生产线和部分数字在这里表示目前不提供
飞思卡尔在美国之前， 2010年9月进口或销售： 256 MAPBGA包MCF5445x
DD1
SD_CLK
DD2
DD3
SD_CLK
DD5
SD_CSn ， SD_WE ，
SD_RAS ， SD_CAS
DD4
SD_A [13 ：0]的
ROW
COL
CMD
CL=2
CL=2.5
DD9
SD_DQS3/SD_DQS2
CL = 2
DQS读
前言
DD10
D[31:24]/D[23:16]
DQS读
后记
SD_DQS3/SD_DQS2
CL = 2.5
WD1 WD2 WD3 WD4
DQS读
DQS读
前言
后记
D[31:24]/D[23:16]
WD1 WD2 WD3 WD4
图12. DDR读时序
5.9
PCI总线时序规格
表14. PCI时序规范
1
,
2
33兆赫
3
66兆赫
3
民
33.33
15
3.0
5.0
0
—
最大
66.66
30
—
—
—
6.0
单位
兆赫
ns
ns
ns
ns
ns
设备上的PCI总线符合PCI 2.2规格。下面的时序数大多是从PCI 2.2规范。参阅
PCI 2.2规范进行更详细的时序分析。
NUM
操作的频率
P1
P2
P3
P4
P5
时钟周期
特征
民
—
30
7.0
10.0
0
—
最大
33.33
—
—
—
—
11.0
汇流排PCI信号 - 输入设置
PCI_GNT [3：0 ] / PCI_REQ [3： 0] - 输入设置
所有的PCI信号 - 输入保持
汇流排PCI信号 - 输出有效
MCF5445x的ColdFire
微处理器数据手册，第6
飞思卡尔半导体公司
27
