位置：首页 > IC型号导航 > 首字符K型号页 > 首字符K的型号第215页 > KAD5512P-12Q72 > KAD5512P-12Q72 PDF资料 > KAD5512P-12Q72 PDF资料4第20页
KAD5512P
这种双重转换方案用于提高共
模抑制，这使的共模电平
输入相匹配的VCM 。分流电阻的值
应根据所需的负荷确定
阻抗。的差分输入电阻
KAD5512P为1000Ω 。
ADT1-1WT
ADT1-1WT
用于计算在任何期望的电压降
串联电阻。
VCM输出
该VCM输出进行缓冲串行输出
阻抗20Ω的。它可以轻松驱动一个典型的ADC
司机为10kΩ共模控制引脚。如果外部
缓冲器不使用跨越内部的电压降
在计算时， 20Ω的阻抗必须考虑
预计直流偏置电压的模拟输入引脚。
1000pF
KAD5512P
VCM
时钟输入
该时钟输入电路是一个差分对（见
图44）。找到这些输入与高电平（高达
1.8V
PP
每个输入）正弦波或方波将提供
最低的抖动性能。变压器与4 ： 1
阻抗比将提供更多的驱动电平。
推荐的驱动电路示于图31。
的40％至60 ％的占空比的范围是可以接受的。该时钟可
可以采用单端驱动，但是这会降低边沿速率
并可能影响SNR性能。的时钟输入
内部自偏压至AVDD / 2 ，以便AC耦合。
200pF
TC4-1W
200pF
1000pF
CLKP
Ω
200O
0.1F
图28.变压器输入通用
用途的应用
ADTL1-12
1000pF
1000pF
ADTL1-12
0.1F
KAD5512P
VCM
图29.传输线变压器
输入高，如果应用
该SHA设计采用开关电容输入级
（参见图43） ，从而产生电流尖峰时
采样电容被重新连接到输入电压。
这会导致一个扰动，其输入必须解决
之前的下一个采样点。低源阻抗
会导致更快的沉降速率和改进的性能。
因此， 1：1的变压器和低的分流电阻是
建议以获得最佳性能。
348
Ω
69.8
Ω
100
Ω
CM
0.22F
49.9
Ω
100
Ω
69.8
Ω
348
Ω
25
Ω
217
Ω
25
Ω
0.1F
CLKN
200pF
图31.推荐的时钟驱动
可选择的2倍分频器串联设置
与时钟输入。分频器可以在2X使用
模式与采样时钟等于所需的两倍
采样率。这允许使用的相滑移的
功能，该功能允许多个ADC同步。
表1 CLKDIV PIN设置
CLKDIV PIN
分频比
2
1
4
KAD5512P
VCM
AVSS
FL燕麦
AVDD
图30.差分放大器的输入
时钟分频，也可以通过SPI控制
端口，覆盖CLKDIV引脚设置。这个细节
第24页，载于“串行外设接口” 。
延迟锁定环（ DLL），生成内部时钟
用于电荷管道内不同阶段的信号。如果
的输入时钟的频率发生变化时，DLL可以
长达52μs在250MSPS重新锁定。锁定时间
成反比的采样率。
差分放大器，如图30 ，可
在需要直流耦合应用中使用。在这
配置中，放大器通常会主宰
达到信噪比和失真性能。
从SHA电流尖峰会试图强行
模拟输入引脚朝向地面。中的情况下
输入引脚被偏置以超过50Ω串联从
VCM必须小心，以确保输入共
模范围不受侵犯。所提供的ICM值
（ 250μA / MHz的*为250MHz = 625μA ，在250MSPS ）可能
20
抖动
在数据采样系统，时钟抖动直接影响
可实现的SNR性能。理论
时钟抖动之间的关系（T
J
）和SNR示于
式（1）和示于图32 。
FN6807.4
2010年10月1日
