位置：首页 > IC型号导航 > 首字符N型号页 > 首字符N的型号第95页 > NT512D64S8HB1GY-5T > NT512D64S8HB1GY-5T PDF资料 > NT512D64S8HB1GY-5T PDF资料1第10页
NT512D64S8HB1G / NT512D64S8HB1GY / NT512D64S8HB0G
NT256D64S88B1G / NT256D64S88B1GY NT256D64S88B0G
NT128D64SH4B1G / NT512D72S8PB0G （ ECC ） / NT256D72S89B0G （ ECC ）
无缓冲DDR DIMM
串行存在检测
SPD说明
字节
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
描述
串行PD字节生产过程中写入的数
总字节数串行PD设备
基本内存类型
行数在大会地址
在大会列地址数
DIMM列数
大会数据宽度
大会数据宽度（续' ）
本届大会的电压电平接口
DDR SDRAM的设备周期时间
CL=2.5
DDR SDRAM器件的时钟存取时间
CL=2.5
DIMM配置类型
刷新率/类型
初级DDR SDRAM的宽度
错误检查DDR SDRAM的设备宽度
DDR SDRAM器件的Attr ：最小CLK延时，随机上校
ACCESS
DDR SDRAM器件的属性：突发长度
支持
DDR SDRAM的设备属性：设备数
银行
DDR SDRAM的设备属性：
支持CAS延迟
DDR SDRAM的设备属性： CS延迟
DDR SDRAM的设备属性： WE延迟
DDR SDRAM的设备属性：
DDR SDRAM的设备属性：一般
字节
26
27
28
29
30
31
32
33
34
35
36-40
41
42
43
44
45
46-61
62
63
64-71
72
73-90
91-92
描述
最大数据存取时间从时钟在CL = 1
最小行预充电时间（t
RP
)
最小行主动向行活动延迟（T
RRD
)
最低RAS到CAS的延迟（T
RCD
)
最低RAS脉冲宽度（T
RAS
)
模块库密度
地址和命令设置时间时钟前
地址和命令保持时间后，时钟
之前的数据输入建立时间时钟
数据输入保持时间后，时钟
版权所有
最小/自动刷新时间（t
RC
)
自动刷新主动/自动刷新命令期
(t
RFC
)
最大循环时间（t
CK MAX
)
最大DQS -DQ歪斜时间（t
DQSQ
)
最大读数据保持倾斜因子（T
QHS
)
版权所有
SPD修订
校验和数据
制造商的JEDEC的ID代码
模块制造地点
模块部件号
模块版本代码
模块制造数据
23
最小时钟周期
CL=2.5
YY =二进制编码的十进制年份代码， 0-99 （十进制） ，
93-94
00-63(Hex)
WW =二进制编码的十进制年份代码， 01-52 （十进制） ，
01-34(Hex)
24
25
最大数据存取时间从时钟在
CL=2
最小时钟周期时间在CL = 1
95-98
99-127
模块序列号
版权所有
REV 2.2
2004年8月3日
10
NANYA保留更改产品规格，恕不另行通知。
南亚科技股份有限公司
初步
