数据表
ZADCS1282 /一千二百二十二分之一千二百四十二家庭
图13 ： 16时钟外部时钟模式转换
NCS
SCLK
DIN
SSTRB
DOUT
B11 B10 B9
（MSB）
B8
B7
B6
B5
B4
B3
B2
B1
B0
（ LSB ）
填零
B11 B10
1
8
1
8
1
8
1
S
（ START）
A2
A1
A0
BIP DIF
PD1 PD0
获得
转变
UNI / SGL /
S
A2
A1
A0
BIP DIF
PD1 PD0
空闲
获得
UNI / SGL /
空闲
图14 ： 15 ，时钟外部时钟模式转换
NCS
SCLK
DIN
SSTRB
DOUT
B11 B10 B9
（MSB）
B8
B7
B6
B5
B4
B3
B2
B1
B0
（ LSB ）
填零
B11 B10 B9
B8
B7
B6
B5
B4
1
8
15
1
15
1
S
（ START）
A2
A1
A0
BIP DIF
PD1 PD0
获得
转变
UNI / SGL /
S
A2
A1
A0
BIP DIF
PD1 PD0
获得
转变
UNI / SGL /
S
A2
空闲
内部时钟模式
在内部时钟模式下，转换开始在下降沿
第八个控制位只在外部时钟边沿
时钟模式。然而，没有进一步的时钟脉冲
在SCLK要求完成转换。 CON组
版本时钟是由一个内部振荡器生成的
运行在大约3.2MHz的。而在转换
运行时， SSTRB信号被拉低。只要
转换完成后， SSTRB切换到高，
信令转换结果可以读出上
串行接口。
为了缩短周期时间ZADCS12x2系列器件允许
与发送的读出过程的交织
一个新的控制字节。因此，有可能以阅读其
版本产生并开始只有两个新的转换
连续的字节传输，而不是你的字节，即
将必须发送未经交织函数。
而IC正在执行的内部时钟转换
模式，片选信号（ NCS ）可以连接到高电平
允许其他设备连接到总线上的通信。该
在DOUT输出驱动器被切换到一个高阻抗
状态，而NCS高。转换时间t
CONV
五月
会发生变化，在规定的限定值取决于实际的VDD
和温度值。
16时钟每转换
数据的交错读出处理和传送
还支持外接一个新的控制字节的锡永
时钟模式操作。图13示出的发送
转换时间运行使用每运行16个时钟周期。
实际上，所指定的转换器的采样位200ksps的速率
在这种模式下必达，所提供的时钟频率
昆西被设定为3.2MHz的。
15时钟每转换
ZADCS12x2系列器件都还支持15个时钟
周期转换模式（参见图14） 。这是最快的
转换模式成为可能。通常微控制器做
不支持这种15位的串行通信传输
FERS 。然而，专门设计的数字国家马
在现场可编程门阵列实现的。中国
（FPGA）或专用集成电路（ ASIC）的
可以使用该操作模式。即利用应用程序
15个时钟周期转换模式获得增加SAM-
耦率213.3ksps保持时钟频率非
在3.2MHz的改变。
数字定时
在一般的时钟频率SCLK可能会发生变化
为0.1MHz到3.2MHz的。考虑到所有电报或暂停
连续时钟中断等，在SCLK ，每
转换必须从1.2ms的范围内完成
2008 ， ZMD AG，修订版1.1
版权所有。此处包含的材料不得复制，改编，合并，翻译，保存，或未经版权人的事先书面同意。该
信息提供本出版物中是初步的，如有更改，恕不另行通知。
16/21
