ADE5166/ADE5169/ADE5566/ADE5569
PLL
在ADE5166 / ADE5169 / ADE5566 / ADE5569是供
32.768 kHz钟表晶体使用。一个PLL锁定到多
这个频率，以提供一个稳定的4.096 MHz时钟的
系统。芯可以在此频率下或在二进制操作
它的约数，以降低功耗，当最大的核心
不是必需的性能。默认核心频率为PLL时钟
通过如图4所示，或1.024 MHz的划分。在ADE电能计量时钟
来自PLL时钟产生和保持在4.096兆赫/
5兆赫（或819.2千赫）在所有的CD设置。
PLL通过光盘位功率控制SFR控制
（ POWCON ，地址0xC5 [2：0 ]）。为了防止错误更改
到POWCON SFR ，需要密钥的修改寄存器。
首先，关键的SFR （ KYREG ，地址0xC1 ）被写入与
键， 0xA7 ，然后一个新的值被写入到POWCON的SFR 。
如果PLL失锁时， MCU复位和PLL_FLT是集合
外设配置SFR （ PERIPH ，地址0xF4中[ 4 ] ） 。设置
在启动ADC测量SFR （ ADCGO PLLACK位，
地址为0xD8 [7] ）承认PLL故障，清除
PLL_FLT位。
PLL寄存器
表125电源控制SFR （ POWCON ，地址0xC5 ）
位
7
6
5
4
3
[2:0]
助记符
版权所有
METER_OFF
版权所有
COREOFF
版权所有
CD
默认
1
0
0
0
010
描述
版权所有。
设置该位为1 ，关闭调制器和电能计量DSP电路，以降低功耗，如果
不需要在PSM0测光功能。
该位应保持在0℃下正常工作。
设置该位为1，关闭核心，如果在PSM1操作模式。
版权所有。
控制内核时钟频率（f
CORE
). f
CORE
= 4.096兆赫/ 2
CD
.
CD
结果（F
CORE
以MHz为单位）
000
4.096
001
2.048
010
1.024
011
0.512
100
0.256
101
0.128
110
0.064
111
0.032
书面形式向功率控制SFR （ POWCON ，地址0xC5 ）
需要注意的是将数据写入POWCON的SFR包括编写0xA7到钥匙的SFR （ KYREG ，地址0xC1 ），接着，在写
POWCON SFR 。
表126.主要SFR （ KYREG ，地址0xC1 ）
位
[7:0]
助记符
KYREG
默认
0
描述
写POWCON SFR解锁之前写0xA7到KYREG SFR 。
写INTPR ， HTHSEC ，秒，分或小时报时之前写0xEA到KYREG SFR
注册解开它们（见RTC寄存器部分） 。
版本B |第118页156
