位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1180页 > CY62256VNLL-70ZRI > CY62256VNLL-70ZRI PDF资料 > CY62256VNLL-70ZRI PDF资料1第1页
CY62256VN
256K （ 32K ×8 ）静态RAM
特点
■
功能说明
该CY62256VN
[1]
家族由两个高性能
CMOS静态RAM的由8位， 32K字。易
存储器扩展是通过一个低有效芯片使能提供
（ CE）和低电平有效输出使能（ OE ）和三态驱动器。
这些器件具有自动断电功能，降低
取消选择时的功率消耗了99％以上。
一个低电平有效写使能信号（ WE ）控制
所述存储器的写入/读出操作。当CE和WE
输入均为低时，在八个数据输入/输出管脚的数据
（ I / O
0
通过I / O
7
）被写入到存储器位置寻址
通过地址本上的地址引脚（A
0
至A
14
).
读出装置通过选择装置来实现，并
使输出CE和OE低电平有效，虽然我们的遗骸
不活动或HIGH 。的在这些条件下，将内容
位置上的地址引脚寻址的信息，
本上的八个数据输入/输出管脚。
在输入/输出引脚保持在除高阻抗状态
该芯片被选中，输出使能，写使能（ WE）
为高。
温度范围
商业： 0 ° C至70℃
工业： -40 ° C至85°C
汽车-A ： -40 ° C至85°C
汽车-E ： -40°C至125°C
速度： 70纳秒
低电压范围： 2.7V至3.6V
低电平有效电源和备用电源
易内存扩展CE和OE特点
TTL兼容的输入和输出
取消的时候自动断电
CMOS的最佳速度和力量
提供标准的无铅和无无铅28引脚（ 300密耳）
窄体SOIC ， 28引脚TSOP -I和28引脚TSOP反向-I
套餐
■
■
■
■
■
■
■
■
逻辑框图
INPUTBUFFER
A
10
A
9
A
8
A
7
A
6
A
5
A
4
A
3
A
2
CE
WE
OE
A
14
A
13
A
12
A
11
A
1
A
0
行解码器
I / O
0
I / O
1
检测放大器
I / O
2
I / O
3
I / O
4
I / O
5
32K ×8
Y
ARRA
COLUMN
解码器
动力
下
I / O
6
I / O
7
.
记
1.为了达到最佳实践建议，请参考赛普拉斯应用笔记的“系统设计指南”
http://www.cypress.com 。
赛普拉斯半导体公司
文件编号： 001-06512修订版* B
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2009年9月25日
[+ ]反馈
