Cyclone器件手册，卷1
在Quartus II编译器会自动创建过程中进位链逻辑
设计处理，也可以设计输入过程中手动创建它。
参数化的功能，如LPM功能自动拍摄
利用进位链的相应功能。
在Quartus II编译器产生的进位链长度超过10个LE通过
同时自动连接实验室。为了增强配件，长运
链纵向运行，允许快速的横向连接M4K
存储器块。进位链可以继续尽可能全面列。
清零和预设逻辑控制
LAB-宽信号对控制寄存器的明确和预设的逻辑
信号。在LE直接支持异步清零和预设
功能。寄存器预设是通过异步加载来实现
的逻辑高电平。直接异步预置不需要
NOT门回推技术。 Cyclone器件支持同步
预置/异步加载和明确的信号。异步清零
信号的优先级，如果两个信号同时有效。每
LAB最多支持两个清零和一个预设的信号。
除了明确和预设的端口， Cyclone器件提供一
芯片级复位引脚（ DEV_CLRn ）重置所有寄存器中的设备。一
编译选项在Quartus II软件之前设置控制该引脚。
该芯片全复位覆盖所有其他控制信号。
多轨
互联
在旋流器架构，LES之间的连接， M4K内存
块和设备的I / O引脚的MultiTrack互联提供
结构的DirectDrive
TM
技术。多轨互联
由不同的连续，性能优化的路由线路
用于之间和内部设计模块的连接速度。在Quartus II
编译器会自动将更快的关键设计路径
互连来提高设计性能。
DirectDrive技术是一个确定性的路由技术，可确保
任何功能相同的路由资源的使用，无论安置
内的设备。多轨互联和DirectDrive
技术通过简化的基于块的设计的积分级
消除了重新优化周期，通常遵循设计
修改和补充。
多轨互连由行和列互连
跨度固定距离。路由结构，固定长度的资源
为所有设备允许可预测的和可重复的性能，当
2–12
初步
Altera公司。
2008年5月
