ISLA110P50
修订历史
所提供的修订历史仅供参考，被认为是准确的，但并不保证。请访问
网络，以确保您拥有最新版本
日期
5/19/10
调整
FN7606.1
变化
-On第1页：
从关键功能列表中删除CLKDIV （可选的时钟分频器： ÷ 1 ÷ 2 ）
除去CLKDIV引脚从“框图” （是正确的nexto到CLKDIVRSTP针）
-on第3页：
从“引脚配置”图中删除CLKDIV引脚，用DNC针更换（引脚16 ）
-on第4页：
从“引脚说明”列表中，除去CLKDIV针加针16 DNC列表
-on第8页：
在“数字指标”，“ CMOS输入”表中，增加公务员事务局和SCLK的CMOS引脚列表
（在参数列） I_IH ， I_IL ， V_IH ， V_IL
从取出CLKDIV参考“输入电流高（ OUTMODE ， NAPSLP ，指定outfmt ） （注14 ） ”和
“输入电流低（ OUTMODE ， NAPSLP ，指定outfmt ） ”规格
-on第16页：
删除的文本和表格描述CLKDIV功能
-on第20页：
去掉句子引用在“时钟分频器同步的” 2GSPS “框图
复位“一章，因为我们不再支持这个时钟分配框图，也不SU /保持时间为
为1GHz的输入时钟支持关闭时间
-on第21页：
去掉同步发生框图（原图38.同步方案），因为
我们不再支持这种体系结构
-on第26页：
更新了“地址0x71 ： phase_slip ”部分，以反映CLKDIV1模式功能。新的时序
图图44显示的功能。
去掉了“地址0X72 ： CLOCK_DIVIDE ”为SPI地址0x72 ， clock_divide部分和表
特征
-on第29页：
除去从表15 ADDR 72下clock_divide SPI寄存器，并保留更换（和
指示哪些位必须被设置为0）
-on第32页：
除去在“未使用的输入”一节中CLKDIV参考
生产数据的初始版本
3/30/10
FN7565.0
制品
Intersil公司是高性能模拟半导体设计和制造的领导者。该
公司的产品面向多个业界增长最快的市场，如平板显示器，移动电话，
手持产品，以及笔记本电脑。 Intersil的产品系列具有电源管理和模拟信号
处理功能。到
www.intersil.com/products
为Intersil的产品系列的完整列表。
*对于应用程序的完整列表，相关文档及相关零部件，请参见相应的设备
在intersil.com信息页面：
ISLA110P50
为这个数据表报告错误或建议，请到
www.intersil.com/askourstaff
适合都可以从我们的网站
http://rel.intersil.com/reports/search.php
有关更多产品，请参阅
www.intersil.com/product_tree
Intersil的产品的制造，组装和测试都采用ISO9000质量体系如前所述
在发现质量认证
www.intersil.com/design/quality
Intersil的产品仅出售描述。 Intersil公司保留随时修改电路设计，软件和/或规格的权利
在恕不另行通知。因此，告诫读者，以验证数据表之前订货电流。提供的信息
Intersil公司被认为是准确和可靠。然而，承担任何责任由Intersil或其子公司供其使用;也不对任何
侵犯第三方专利或其他权利的可能导致其使用。无许可下的任何牌照以暗示或其他方式
Intersil公司或其子公司的专利或专利的权利。
关于Intersil公司及其产品的信息，请参阅
www.intersil.com
34
FN7606.1
2010年6月4日
