EXSTOR - 1 XRS10L220
串行ATA II ：端口倍增器/端口选择
2.0引脚说明
T
ABLE
1 ： XRS10L220 P
IN
D
ESCRIPTIONS
P
IN
N
AME
P
IN
N
棕土
I / O
T
YPE
D
ATA
I
覆盖整个院落
SOTP0/SOTN0
SOTP1/SOTN1
SORP0/SORN0
SORP1/SORN1
SITP0/SITN0
SITP1/SITN1
SIRP0/SIRN0
SIRP1/SIRN1
68, 69
57, 56
65, 66
60, 59
93, 94
82, 81
90, 91
85, 84
I
O
I
O
CML
AC
再加
串行ATA输出变送器。这些端口进行通信
从XRS10L220到下游设备
串行ATA输入接收器。这些端口接收到的信号
从下游设备
串行ATA输出变送器。这些端口进行通信
从XRS10L220到上游主机。
串行ATA输入接收器。这些端口接收到的信号
从上游的主机。
C
LOCK
I
覆盖整个院落
CMU_REFP /
CMU_REFN
46,
47
I
CML
AC
再加
类似物
类似物
参考时钟输入
D
ESCRIPTION
REV 。 1.02
XOD
xog
43
44
0
I
晶体振荡器的输出
晶体振荡器的输入， 1.26V最大
MDIO我
覆盖整个院落
S
IGNALS
MDC
MDIO
3
5
I
I / O
LVCMOS
LVCMOS
MDIO时钟输入， + 3.3V LVCMOS
MDIO数据接口， + 3.3V LVCMOS 。漏极开路
我JTAG
覆盖整个院落
S
IGNALS
TCK
TDI
TDO
96
100
99
I
I
O
LVCMOS
JTAG测试时钟， + 3.3V LVCMOS
JTAG测试数据， + 3.3V LVCMOS
JTAG测试数据输出， + 3.3V LVCMOS 。开路漏极如果用来
菊花链JTAG器件，拉起外部使用
3.3KOhm电阻。
JTAG模式选择， + 3.3V LVCMOS
JTAG测试复位， + 3.3V LVCMOS 。拉低外部使用
3.3KOhm电阻为设备的正常运行。
TMS
TRST
97
1
I
I
G
ENERAL
C
ONTROL和
C
ONFIGURATION
S
IGNALS
（ CMOS）的
RBIAS
RESETB
PwrDnB
DRACT [1 ：0]的
49
75
52
73, 74
I
I
I
O
类似物
LVCMOS
LVCMOS
LVCMOS
连接点校准终端电阻。
低电平有效复位引脚， + 3.3V LVCMOS 。
有源低功率下降信号的芯片， + 3.3V LVCMOS 。
外部LED驱动器的活动端口。低电平有效， 3.3V LVC-
MOS ，开漏
4
