恩智浦半导体
DAC1408D650
双14位DAC ，高达650 Msps的， 2×和4 ×插值
表5 。
特征
- 续
V
DDA(1V8)
= V
DD （ PLL ）
= V
DDD
= V
DD （ IO ）
= VDD
（ sintf），再
= 1.65 V至1.95 V ; V
DDA(3V3)
= 3.0 V至3.6 V ; AGND ，GND （PLL） ， DGND和
GNDIO短接在一起;牛逼
AMB
=
40
°
C至+ 85
°
℃;在V测得的典型值
DDA(1V8)
= V
DD （ PLL ）
= V
DDD
= V
DD （ IO ）
=
V
DD （ sintf），再
= 1.8 V; V
DDA(3V3)
= 3.3 V ;牛逼
AMB
= +25
°
℃;
L
= 50
; I
O（ FS ）
能力= 20 mA ;最大采样速率;除非另有
特定网络版。
符号
NSD
参数
噪声谱密度
条件
噪声整形器禁用
噪声整形启用
[1]
[2]
[3]
[4]
[5]
TEST
[1]
C
C
民
-
-
典型值
154
157
最大
-
-
单位
dBm / Hz计
dBm / Hz计
f
s
= 640 Msps的; 8插值; F
o
= 19 MHz的0 dBFS的
D =设计保证; C =被鉴定保证;我= 100％在工业上进行测试。
CLKP / CLKN和CLKINP / CLKINN输入是差分LVDS水平。外部终端电阻与80之间的值。
120
（见
图11）的
应的引脚之间的连接。
SYNC_OUTP / SYNC_OUTN输出为差分LVDS输出。它们必须通过一个电阻与80之间的值被终止
120
.
|V
GPD
|
表示接地电位差的电压。这是起因于通过无限性，由于目前佛罗里达州的电压
与接收器和驱动器电路接地电压之间的电感。
在乐队[ 2.71兆赫
≤
f
OFFSET
< 3.51兆赫] ，在30 kHz带宽限制带宽的无杂散动态范围去连接定义为：
f
-offset
SFDR
RBW
= –
56
dBc的 -
15
---------------------
–
2.715
-
兆赫
[6]
[7]
IMD3排斥反应
6
dBFS的/音。
Vin_p和Vin_n输入是差分CML输入。还有通过50内部端接VTT
（见
科幻gure 4 ） 。
DAC1408D650_1
NXP B.V. 2009保留所有权利。
目标数据表
版本01 - 2009年5月26日
13 88
