图1-1 。
逻辑图
2.引脚配置
表2-1 。
引脚名称
CLK
IN
I / O
GND
VCC
PD
引脚配置（所有引脚分布俯视图）
功能
时钟
逻辑输入
双向缓冲器
地
+ 5V电源
掉电
图2-1 。
CLK / IN
IN
IN
IN / PD
IN
IN
IN
IN
IN
IN
IN
GND
TSSOP
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
VCC
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
IN
图2-2 。
DIP / SOIC
CLK / IN
IN
IN
IN / PD
IN
IN
IN
IN
IN
IN
IN
GND
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
VCC
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
IN
图2-3 。
PLCC
IN
IN
CLK / IN
VCC *
VCC
I / O
I / O
4
3
2
1
28
27
26
注意：
对于所有PLCCs （除了“-5” ） ，插脚1,8 ， 15
和22可以悬空。然而
以往，如果将它们连接，优于
性能将得以实现。
2
ATF22V10C(Q)
0735S–PLD–8/08
IN
IN
GND
GND *
IN
I / O
I / O
12
13
14
15
16
17
18
IN / PD
IN
IN
GND *
IN
IN
IN
5
6
7
8
9
10
11
25
24
23
22
21
20
19
I / O
I / O
I / O
GND *
I / O
I / O
I / O
