第7页
表1续 - 引脚输出说明
42
43
44
45
46
47
48
ACBUS1
ACBUS2
ACBUS3
ACBUS4
ACBUS5
ACBUS6
ACBUS7
I / O
I / O
I / O
I / O
I / O
I / O
I / O
5V安全双向数据/控制总线， AC位1
5V安全双向数据/控制总线， AC位2
5V安全双向数据/控制总线， AC位3
5V安全双向数据/控制总线， AC位4
5V安全双向数据/控制总线， AC位5
5V安全双向数据/控制总线， AC位6
5V安全双向数据/控制总线， AC位7 。
要使用12 MHz晶振与VNC1L
T A 47
kΩ的上拉下拉电阻。另外，
拟合一个47 kΩ的
上拉电阻在这个引脚将关闭跨
内部时钟倍频，允许器件供给
与外部48Mz时钟信号到XTIN 。
TXE ＃
RD ＃
WR
PortAC1
PortAC2
PortAC3
PortAC4
PortAC5
PortAC6
PortAC7
*这些引脚通过内部200kΩ的电阻上拉至VCC 。
**当UART ， FIFO ，或者SPI使能PS / 2端口即可使用。
2.3 UART接口信号说明
表4 - 数据和控制总线信号模式选项 - UART接口
PIN号
31
32
33
34
35
36
37
38
41
名字
TXD
RXD
RTS ＃
CTS ＃
DTR ＃
DSR ＃
DCD ＃
RI ＃
TXDEN
TYPE
产量
输入
产量
输入
产量
输入
输入
输入
产量
描述
异步传输数据输出
接收异步数据输入
请求发送控制输出/握手信号
清除发送控制输入/握手信号
数据终端就绪控制输出/握手信号
数据集就绪控制输入/握手信号
数据载波检测控制输入
环指示器控制输入。当远程唤醒选项在EEPROM中启用，以RI ＃
低可用于恢复从暂停PC USB主机控制器。
使传输数据的RS485设计
2.4并行FIFO接口信号说明和时序图
表5 - 数据和控制总线信号模式选项 - 并行FIFO接口
PIN号
31
32
33
34
35
36
37
38
41
42
43
44
名字
D0
D1
D2
D3
D4
D5
D6
D7
RXF ＃
TXE ＃
RD ＃
WR
TYPE
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
产量
产量
输入
输入
描述
FIFO数据总线位0
FIFO数据总线位1
FIFO数据总线位2
FIFO数据总线位3
FIFO数据总线位4
FIFO数据总线位5
FIFO数据总线位6
FIFO数据总线位7
当高，不从FIFO中读取数据。当低，有数据在FIFO从而可以提供
通过选通RD ＃低，再高再被读取。
当高，不将数据写入FIFO 。当低时，数据可以被写入到FIFO由选通
WR高后低。
将数据写入一个字节的D0 ... D7引脚到发送FIFO缓冲器，当WR变高后低。
使上D0 ... D7时低电流FIFO数据字节。取出下一个FIFO的数据字节（如果可用
能）从接收FIFO缓冲区时， RD ＃从高至低
的Vinculum VNC1L嵌入式USB主机控制器I.C.数据表版本0.97
未来技术设备国际有限公司2006-2007
