AP2600
4通道音频处理
12. I
2
C- BUS概念
I
2
C总线是一种简单的双向2线串行
数据（ SDA）和串行时钟（SCL）总线，用于
互连芯片的控制。这两条线必须连接
通过一个上拉电阻器，当正电源
连接到装置的输出端。
数据有效性
每个时钟一个数据位传输
脉搏。 SDA线上的数据必须保持
在时钟脉冲的高电平期间保持稳定。
在此时间的变化数据线将
解释为控制信号。
SDA
设备地址
从站的启动条件之后，地址
设备被发送。这个地址是7位长
接着是8
th
比特，它是一个数据方向
位（R / W） ：0表示发送（写） ，1个
显示数据（读）的请求。
应答
是没有限制的，以数据字节的数目
启动和停止间转
从发射条件接收器。每
8位字节后跟一个应答位
（ACK）。从接收器必须产生一个ACK
之后，每个字节的接收。另外一个主
必须生成的接收后的ACK
已被同步输出的每个字节
从机发送。设备确认
有在拉下SDA线
应答时钟脉冲，使与SDA线
是在的的高期间，
ACK时钟脉冲，建立时间和保持时间
必须加以考虑。一个主
接收机必须的信号数据向的端
发射机由不上产生ACK
已同步输出从机的最后一个字节。
在这种情况下，发送器必须释放
数据线为高电平，使主机产生
一个停止条件。
SDA
SCL
SDA稳定
数据有效
变化
DATA的
允许
数据传输
START和STOP条件
数据和时钟保持高电平的时候总线
不忙。的高到低转换
数据，而在时钟为高电平时，被定义为
启动条件（S ） 。由低电平到高电平跳变
数据线，时钟为高电平被定义
为停止条件（ P） 。
SDA
SCL
S
启动条件
P
停止条件
SCL
START和STOP条件定义
数据输出
由发射器
无应答
数据输出
通过接收器
应答
从SCL
主
1
2
8
9
开始
条件
时钟脉冲
应答
在确认我
2
C总线
第9页16
2007年3月26日
修订版1.2
