位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第1558页 > M5M5W816TP-55HI > M5M5W816TP-55HI PDF资料 > M5M5W816TP-55HI PDF资料1第7页
2002.08.30
版本。 6.1
三菱的LSI
M5M5W816TP - 55HI ， 70HI ， 85HI
写周期（ BC ＃控制模式）
A
0~18
t
su
(A)
BC1#,BC2#
8388608 - BIT （ 524288 - WORD 16位） CMOS静态RAM
t
CW
t
su
（ BC1 ）或
t
su
(BC2)
t
REC
(W)
S#
(Note3)
(Note5)
(Note3)
W#
(Note3)
(Note4)
(Note3)
t
su
(D)
DQ
1~16
DATA IN
稳定
t
h
(D)
注3 ：孵化表示状态是"don't care" 。
注4 ：在S ＃低OV发生写入erlaps BC1 ＃和/或BC2 ＃低和W ＃低。
注5 ：当W＃歼奥林边缘的同时或之前， BC1 ＃和/或BC2 ＃或歼奥林边缘的F奥林边缘
S ＃ ，输出被保持在高阻抗状态。
注6 ：不适用INV erted相位信号时，外部DQ引脚处于输出模式。
6
