位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第700页 > ICSSSTUAF32869A > ICSSSTUAF32869A PDF资料 > ICSSSTUAF32869A PDF资料1第7页
ICSSSTUAF32869A
14位可配置寄存缓冲器支持DDR2
商用温度等级
终端功能
信号
组
非门
输入
芯片选择
选通输入
芯片选择
输入
终奌站
名字
DCKE ， DODT
D1...D14
1
DCS ，企业社会责任
Q1A...Q14A
1
,
Q1B...Q14B
1
,
QCSnA ，B
QCKEnA ，B
QODTnA ，B
PARIN
PPO
TYPE
SSTL_18
SSTL_18
SSTL_18
描述
DRAM功能引脚不与片选相关
DRAM的投入，重新驱动，只有当片选低
DRAM芯片选择信号。这些引脚启动DRAM
地址/命令进行译码，并因此至少有一个会
LOW当一个有效的地址/命令出现。
该寄存器的输出后，在指定的时钟数和有效
紧接时钟的上升沿
输入校验接收引脚PARIN ，并应保持奇数
奇偶横跨D1： D14输入，在时钟的上升沿，
片选后一个周期低。
偏奇偶输出。显示出奇偶D1 - D14的。
低电平时，此输出表明一个奇偶校验误差
标识地址和/或命令的输入相关联。
PTYERR将被激活为2个时钟周期，并且延迟在
兼容性共有两个时钟周期，最后的校验出时间
对行业标准的DDR2寄存器奇偶校验（在JEDEC
定义）。
当低，该寄存器配置为注册1.当
高电平时，寄存器配置为寄存器2 。
差分主时钟输入对寄存器。登记
操作是通过在正时钟上升沿触发
输入（CLK） 。
异步复位输入。当低时，它导致的一个复位
内部锁存器，从而迫使输出低电平。也重
复位PTYERR信号。
输入参考电压SSTL_18输入。两个引脚
（在内部连接在一起）用于增加
Inputsreliability 。
电源电压
地
重新驱动
输出
SSTL_18
奇偶输入
奇偶输出
SSTL_18
SSTL_18
奇偶校验错误
产量
PTYERR
漏极开路
CON组fi guration
输入
时钟输入
C1
CLK ， CLK
SSTL_18
SSTL_18
SSTL_18
输入
标称0.9V
电源输入
输入地
RESET
杂项
输入
V
REF
V
DD
GND
1
该范围不包括D1 ，D4和D7 ，以及它们相应的输出。
14位可配置寄存缓冲器支持DDR2
7
ICSSSTUAF32869A
7095/13
