155Mbps的SDH / SONET / ATM收发器 - LXT6155
表1中。
针＃
1
2
LXT6155引脚说明
符号
XTALIN
XTALOUT
I / O
1
AI / O
TYPE
2
描述
晶振输入/输出。
这些引脚被连接到外部19.44
MHz晶体。交替地，一个稳定的外部时钟信号可以被连接
到XTALIN与XTALOUT敞开。 XTALIN应连接到
TAGND和XTALOUT应保持开放，如果发送的输入时钟
用作时钟参考
传输模拟地面。
发射PLL环路滤波器引脚。
从连接电容TAGND
这个引脚控制的Tx PLL传递函数。该引脚需要一个68nF
盖TAGND 。
传输模拟电源。
传输数字电源。
LVPECL
发送串行时钟输入，阳性和阴性。
迪FF erential
发送时钟在155.52兆赫。这些引脚被禁用时，平行
模式被选择。
发送串行数据输入，阳性和阴性。
差分输入
从架空终止在155.52 Mbps的数据，主频由TSICLK 。
当选择并行模式下，这些引脚被禁用。
传输数字地面。
TTL
片选输入，软件模式
（ HWSEL =高） 。注册
通过交易
P
接口是由下降沿启动
这个信号。
线路接口模式，硬件模式
（ HWSEL =低） 。套系
接口模式为LVPECL （ MODE =低）或CMI （ MODE =高） 。
3
4
TAGND
TXISH
S
AI / O
5
6
7
8
9
10
11
12
TAVCC
TDVCC
TSICLKP
TSICLKN
TPOS
TNEG
TDGND
CS / MODE
S
S
DI
DI
LVPECL
S
DI
13
SCLK / SP
DI
TTL
串行时钟输入，软件模式
（ HWSEL =高） 。串行
微处理器使用这个引脚的时钟输入/输出数据。 SCLK可以是从0到
4.096兆赫。
串行/并行选择，硬件模式
（ HWSEL =低） 。当
SP =低，串行接口系统被使用。当SP =高， 8位
并行系统接口被使用。
14
SDI / CIS
DI
TTL
串行输入数据，软件模式
（ HWSEL =高） 。该串行数据是
应用于此引脚时， LXT6155工作在软件模式。 SDI是
取样在SCLK的上升沿。
时钟输入选择，硬件模式
（ HWSEL =低） 。 CIS设置
参考时钟定心在Rx PLL 。如果CIS =低，那么LXT6155
使用的发送输入时钟为基准。如果CIS =高，那么
LXT6155采用晶体时钟输入（ XTALIN ）为基准。
15
SDO / RIFE
DI / O
TTL
串行输出数据，软件模式
（ HWSEL =高） 。串行数据
从片内寄存器是该引脚在软件模式的输出。数据
输出在SCLK的上升沿有效。该引脚变为高
当串口被写入或当CS为高阻态
高。
接收输入帧使能器，硬件模式
（ HWSEL =低） 。该
帧检测选项只适用于并行模式。如果RIFE =低，
然后LXT6155禁用帧检测以及字节对齐。如果
RIFE =高，则LXT6155使帧检测，并输出
RPOD字节对齐的SONET / SDH成帧器。这一特性，如果使用的话
之前必须将数据RTIP / RRING启用。
1. DI =数字输入; DO =数字输出; DI / O =数字输入/输出; AI =模拟输入; AO =模拟输出; AI / O =模拟输入/输出; S =供应。
2. TTL =晶体管到晶体管逻辑（ 5V容限） ; LVPECL =低压正ECL 。
数据表
9
