低抖动，精密时钟发生器
提供四路输出
详细说明
该MAX3624是一款低抖动时钟发生器的设计
在以太网，光纤通道，和SONET操作/ SDH
频率。它包括一个片上晶体振荡器，
锁相环，可编程分频器的LVCMOS输出缓冲器
和LVPECL输出缓冲器。使用低频率
时钟（晶体或CMOS输入）作为基准时，间
纳尔PLL产生的高频输出的时钟与
优异的抖动性能。
LVPECL驱动器
高频输出-QA ， QB0和QB1 ，是
差分PECL缓冲器设计为驱动传动
终止线50Ω到V
CC
- 2.0V 。最大
操作频率被指定到320MHz的。每
输出可以单独禁用，如果不使用。该
输出为逻辑0时禁用。
MAX3624
LVCMOS驱动程序
QA_C时， LVCMOS输出，用于驱动一个赎罪
GLE端高阻抗负载。最大operat-
频率在指定的频率高达160MHz 。此输出
能，如果不使用由QAC_OE销被禁用，并且
进到一个高阻抗时禁用。
晶体振荡器
一个集成的振荡器提供低频率的参考
erence时钟的PLL 。该振荡器需要
连接X_IN和X_OUT之间的外部晶振。
晶振频率为19.375MHz到27MHz的。
复位逻辑/ POR
在上电，上电复位（ POR ）信号
产生同步所有分频器。外部mas-
不需要器复位信号（MR） 。
REF_IN缓冲
一个LVCMOS兼容的时钟源可以是连接 -
教育署REF_IN作为参考时钟。
该REF_IN LVCMOS缓冲器内部偏置，允许
AC或DC耦合。它的设计最高运行至
320MHz.
应用信息
电源滤波
以MAX3624是一个模拟/数字混合集成电路。该PLL
包含模拟电路易受随机噪声。
除了出色的片上电源噪声
否决， MAX3624提供了一个独立的功率
电源引脚，V
CCA
为VCO的电路。图2 illus-
trates推荐的电源滤波器网络
V
CCA
。这种设计技术的目的是为了
确保清洁的输入电源到VCO电路
并改善整体抗干扰电源
噪声。该网络需要该电源是
+ 3.3V ±5％。去耦电容应使用
所有其他电源引脚以实现最佳性能。
PLL
锁相环取信号从晶体振荡器或
参考时钟输入，并合成一个低抖动，高
频率时钟。 PLL包含一个相位 - 频率
检测器（PFD ） ，一个低通滤波器，以及一个电压 - CON-
受控振荡器（VCO）具有了620MHz至648MHz能操作
工作范围内。压控振荡器的输出被连接到PFD
通过反馈分频器输入。请参阅表3
分频器值。在PFD比较基准频
昆西的分压后的VCO输出（六
VCO
/ M）和
生成，保持锁定VCO的控制信号
基准时钟。高频VCO输出
时钟被发送到输出分频器。为了尽量减少加热器
引起的抖动， VCO电源（Ⅴ
CCA
）从分离
核心逻辑和输出缓冲器供应。
+3.3V
±5%
V
CC
0.1μF
10.5Ω
V
CCA
0.1μF
10μF
输出分频器
输出分频器是可编程的，以允许的范围内
输出频率。见表2分频输入
设置。输出分频器将自动设置为
1分频，当MAX3624处于旁路模式
（BYPASS = 0）。
图2.模拟电源滤波
_______________________________________________________________________________________
7
