LVECL / LVPECL差分1:15

除以1 /分频2时钟驱动器

MAX9322

AC电气特性

((V

CC

- V

EE

） = 2.375V至3.8V ;输出满载50Ω± 1％至V

CC

- 2V ;输入频率

≤

1000MHz的;输入转换时间=精度为125ps

（20％至80％） ; CLK_SEL ， FSEL_ =高或低， MR =低; V

IHD

= V

EE

+ 1.2V至V

CC

; V

ILD

= V

EE

到V

CC

- 0.4V; V

IHD

- V

ILD

= 0.4V至

1V 。典型值是在（Ⅴ

CC

- V

EE

) = 3.3V, V

IHD

= V

CC

- 1V, V

ILD

= V

CC

- 1.5V ） （注7 ） 。

参数

差分输入，用于─

输出延迟

单端

CLK_ / CLK_到

输出延迟

MR到输出

延迟

输出至输出

SKEW

新增随机

抖动

符号

t

PLHD

,

t

PHLD

t

PHLS

,

t

PLHS

t

PD

t

SKOO

条件

民

图2

700

-40°C

典型值

900

最大

1150

民

725

+25°C

典型值

900

最大

1180

民

750

+85°C

典型值

950

最大

1225

单位

ps

图1

700

900

1170

700

900

1175

725

950

1250

ps

科幻gure 3

（注8）

f

IN

= 1.0GHz的

时钟模式

（注9 ）

1Gbps的2

23

- 1

PRBS模式

（注9 ）

V

OD

＆ GT ; 300mV的

450

930

85

450

930

56

450

930

50

ps

ps

ps

（ RMS）

t

RJ

1.2

1.2

1.2

额外

确定性抖动

开关

频率

迪FF erential输出

上升和下降时间

（20％至80％）

t

DJ

61

61

61

ps

P-P

f

最大

1.0

1.0

1.0

GHz的

t

R

, t

F

图2

200

260

400

200

260

400

200

240

400

ps

注1 ：

注2 ：

注3 ：

注4 ：

注5 ：

注6 ：

注7 ：

注8 ：

注9 ：

测量是与装置中的热平衡。

电流转换成一个销被定义为正。当前的引脚输出定义为负。

单端CLK_ ，

CLK_

输入操作被限制到V

CC

- V

EE

= 3.0V至3.8V 。

在T DC参数进行生产测试

A

= + 25 ° C和设计在整个工作温度范围内保证。

利用V

BB

作为仅在同一设备的输入端的参考。

所有引脚打开，除了V

CC

和V

EE

.

通过设计和特性保证。限制设置为± 6西格玛。

测得相同的条件相同，边缘过渡下信号交叉点相同的部分输出之间。

设备的抖动添加到无抖动的输入信号。

4

_______________________________________________________________________________________