LVECL / LVPECL差分1:15

除以1 /分频2时钟驱动器

工作原理图

fsela

75k

MAX9322

MAX9322

V

EE

CLK0

V

CC

75k

75k

V

EE

CLK0

75k

÷2

CLK1

75k

75k

V

EE

CLK1

75k

1

V

EE

CLK_SEL

75k

V

EE

MR

75k

V

EE

fselb

C银行

75k

V

EE

fselc

75k

V

EE

QD0

QD0

QD1

QD1

QD2

QD2

1

fseld

75k

V

EE

V

BB

QD5

QD5

QD3

QD3

QD4

QD4

0

QC0

QC0

QC1

QC1

1

QC2

QC2

QC3

QC3

QB2

QB2

0

B组

QB0

QB0

QB1

QB1

V

EE

V

CC

1

QA1

QA1

银行

÷1

0

QA0

QA0

组D

0

______________________________________________________________________________________

11