双驱动器/比较器/负载

与内部的DAC

MAX9973/MAX9974

t

1

SCLK

t

4

t

3

CS

t

9

t

8

DIN

A7

A0

D15

D0

t

12

t

2

t

6

t

5

t

7

负载

t

10

RST

t

11

图5.串行接口时序

高速差分输入RCV_ / NRCV_和

DATA_ / NDATA_ ，与控制位配合

TMSEL_ ， LLEAK_和LDEN_ ，管理的特点

每个通道。

RST

设置LLEAK = 1为两个通道，

迫使两个通道进入低漏电模式;所有其他

位不受影响。上电时，按住

RST

直到低

V

CC

和V

EE

已经稳定下来。

串行通信

图5和的串行端口定时部

电气特性

表中显示串行接口

定时要求。注意，第一上升时钟

边，后

CS

变为低电平时，移位的位A7和最后一个

在D0位时钟上升沿锁存。强制

负载

低

然后将数据从串行输入寄存器转移到

该DAC和的DCL 。

22

______________________________________________________________________________________